IC静电放电的测试方法

1 前言

　　静电放电（ESD，electrostatic discharge）是电子工业最花代价的损坏原因之一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。随着IC产品的制造工艺不断微小化，ESD引起的产品失效问题越来越突出。为了能够了解我们所制造的IC产品的抵抗静电打击的能力，提升产品的质量，减少因ESD而引起的损伤，世界各地的IC工程师们研制出了许多静电放电模拟器，用来模拟现实生活中的静电放电现象，用模拟器对IC进行静电测试，借以找出IC的静电放电故障临界电压。本文就是结合我们现在使用的静电放电模拟器（ZapMaster）详细介绍静电放电的测试过程。

　　2静电放电模式及国际标准

　　目前在世界工业界对静电放电的模式大致定义了四种：人体模式HBM（humanbodymodel）、机器模式MM（machine model）、器件充电模式CDM（charge device model）、电场感应模式FIN（neldinducedmodel）。因为在IC的制造和使用过程中，人体和IC接触的机会最多，由人体静电损伤造成IC失效的比例也最大，而且在实际应用中工业界也大多采用HBM模式来标注IC的静电等级。所以本文将着重介绍HBM的测试方法和判别标准。

　　人体模式（HBM），是指人体在地上走动、摩擦或者其他因素在人体上已积累了静电，当此人去直接接触IC时，人体上的静电便会经IC的管脚而进入IC内，再由IC放电到地去。此放电过程会在短到几百个纳秒的时间内产生数安培的瞬间放电电流，这个电流会把IC内部的元件烧毁。图1是HBM人体放电模式的电路模型，其中R2模拟人体电阻，C1模拟人体电容。测试过程是先用高压源经过电阻R1对电容C1充电，电容充电后经电阻R2对DUT（被测器件）放电。因为静电电压有的要达到几千伏特甚至上万伏特，校验比较困难，而电流的校验比较容易，因此现在都是采用静电放电电压相对应产生的电流来校验。图2是HBM的放电电流波形。表1为不同的HBM静电电压相对应产生的放电电流与时间的关系。

　　国际上针对HBM人体放电模式已经制定了许多通用的国际工业标准，比较常见的有以下几个：

　　①USMIL-STD-883EMethod3015．7notice 8；

　　②ESDASSOCIATIONSTM5．1-2001；

　　③JEDECEIA／J~D22-A114-B；

　　④Automotive Electronics CouncilAEC-Q100-002-REV-C

　　国内主要标准有：GJB548A-96方法3015A

　　3 静电放电的测试组合

　　静电放电电流在IC中流动是有规律可循的，所以针对每个PIN做交叉放电分析是我们使用的最基本的测试方法。但是并非胡乱交叉测试就能得到结论，必须有一套正确而快速的测试方法作为测试的准则。下面以GJB548A-96方法3015中的要求，详细介绍各种静电放电的测试组合。

　　3．1 I／O脚对电源脚的静电放电测试

　　静电的积累可能是正的或负的电荷，因此静电放电测试对同一IC脚而言要求具有正负两种极性。对每一支I／O管脚而言，其对电源脚的HBM静电放电测试有下列四种ESD测试组合，其等效电路示意图如图3-图6所示。

　　1）图3为PS-模式（Pin-to-Vss正极性）：Vss脚接地，正的ESD电压出现在该I／O脚对Vss脚放电，此时VDD与其他脚悬空。

　　（2）图4为NS-模式（Pin-to-Vss负极性）：Vss脚接地，负的ESD电压出现在该I／O脚对Vss脚放电，此时VDD与其他脚悬空。

　　（3）图5为PD-模式（Pin-to-VDD正极性）：VDD脚接地，正的ESD电压出现在该I／0脚对VDD脚放电，此时Vss与其他脚悬空。

　　（4）图6为ND-模式（Pin-to-VDD负极性）：VDD脚接地，负的ESD电压出现在该I/O脚对VDD脚放电，此时Vss与其他脚悬空。

3．2 Pin-to-Pin的静电放电测试

　　静电放电可能出现在IC的任何两只管脚之间，若该两只管脚之间无直接的相关电路，唯一共同使用的是VDD与Vss电源线相连接，就有可能出现当ESD放电发生在不相干的两只IC脚之间时，静电放电电流会先经过某部分电路流向VDD或Vss电源线上，再由VDD或Vss电源线连接流向另一只IC脚，再由那只IC脚流出IC。但是如果每一个IC的两只管脚之间都要做测试，那么一个40HN的IC便要有1560种排列组合的ESD测试，这样太浪费时间。因此测试标准便规定了改良式的测试方法。如图7-图8所示，即所谓的Pin-to-Pin测试。在该种方法的测试组合中，也按静电放电的正负两种极性分成两种测试模式：

　　（1）图7为正极性模式：正的ESD电压出现在某一I／O脚，此时所有其他I／O脚全部接地，但所有的VDo脚与Vss脚都悬空。

　　（2）图8为负极性模式：负的ESD电压出现在某一I／O脚，此时所有其他I／O脚全部接地，但所有的VDD脚与Vss脚都悬空。

　　3． 3 VDD-to-VSS静电放电测试

静电放电也可能发生在VDD脚与VSS脚之间，因此对VDD脚与Vss脚有下列测试组合，其等效电路示