IC静电放电的测试方法
支管脚的ESD耐压程度,则所需测试次数会远远超过上述的数字。因此可根据你的实际要求,增加电压调升的幅度,这样可以减少测试的次数及时间。
5静电放电故障判断
每一个IC对静电放电都有一定的承受能力,要想知道IC的静电承受能力,除了以上介绍的测试组合外,我们在做测试分析时还需要有一套正确的判别标准,来判别被测试电路是否失效,否则光有方法而无判别标准也是枉然。
IC经由ESD测试后,要判断其是否已被ESD所破坏,以便决定是否要再进一步测试下去。但如何判定IC已被ESD所损坏了呢?我们现在使用的静电测试仪可以在ESD测试前后测量每一支IC管脚I/V特性曲线,再根据ESD测试前后的特性曲线做比较来判别IC是否发生失效。具体的判别标准有以下几种:
①绝对漏电流:先规定一个具体的电压值VF和漏电流极限值IF,当IC被ESD测试后,其某一管脚在指定电压VF以下产生的漏电流大于规定极限值IF时,失效发生。漏电流会随偏压的大小增加而增加,例如在测漏电流时所加的电压VF为3V,规定漏电流极限IP为luA。ESD测试后在3V下如果测试到的漏电流大于luA为失效。
②相对电压漂移:指定在某一固定电流值IREF时,ESD测试前与测试后电压漂移量超过指定的百分比,失效发生。我们比较常用的方式是指定IREF为lμA时的参考电压VREF漂移量超过土30%,该管脚失效。
③短开路:在经ESD测试后,测量被ESD测试后的某一管脚的I/V曲线,如果出现短路到地或开路现象(输入电压,电流无穷大或输入电压,电流接近于零),该管脚失效。
④相对I/V漂移:在ESD测试前先测量到某一管脚I/V特性曲线,当IC被ESD测试后,自该管脚进入IC内部的I/V特性曲线漂移量在30%(20%或40%)。例如输入范围是3V、1μA,那么它漂移量的包络线范围是2.1V-3.9V和0.7A-1.31lA。如图15所示,Aftertrace(ESD测试后测量的I/V曲线)已有部分超出Beforetrace(ESD测试前测量的I/V曲线)的30%的包线,该管脚失效。
以上四种是我们的静电测试仪自带的最常用的几种简易判别方法,适合用于大批量的测试,可以进行快速判别。
⑤功能测试法:先把功能正常且符合规格IC的每一支脚依测试组合打上某一电压准位的ESD测试电压,再拿去测试其功能是否仍然符合原来的规格。这种方法是最能够精确反应出电路在经过ESD测试后电路性能的变化。一般的ESD测试标准都规定在经过ESD测试后要经过功能测试(包括静态测试和动态测试),才能最终确定其“静电放电故障临界电压”。
采用不同的故障判定准则,对同一个IC而言,可能会有差距很大的ESD故障临界电压。判别一个电路的ESD故障临界电压要在注明其故障判定准则条件之下,才显得有意义。否则在你这里选择这种判别准则,在另一家选择其他的判别准则,会得出不同的ESD故障临界电压,这样就会给别人造成混乱,究竟我的IC的ESD故障临界电压是多少?
6 静电放电测试结果的判读及分类
6.1 ESD测试结果判读
表3是一个IC的实际ESD测试最低故障临界电压,PINl为“VDD”,PIN8为“Vss”,其余PIN为I/O。按照本文第三部分介绍的测试组合,做了一些简化,方法ALL-to-VDD指除VDD以外的所有管脚分别对VDD测试,VDD接地;方法ALL-to-Vss指除Vss以外的所有管脚分对Vss打击,Vss接地;方法IO-to-IO指I/O脚相互测试,没有被测到的I/O管脚接地,VDD和Vss悬空;“OK”指超过8000V。我们来看PIN2,六种方法测到的最低ESD故障临界电压分别为7250V、-8000V、7000V、-8000V、6500V和-3500V,该脚的ESD最低故障临界电压为3500V;再来看PIN3分别是4250V、-500V、4000V、-5750V、7000V、-8000V,该脚的最低故障临界电压为500V;PIN6分别是6500V、-750V、500V、8000V、2250V、-750V,该脚的最低故障临界电压为500V。以次类推,每一个脚都能找到其最低的ESD故障临界电压。这个IC的ESD最低故障临界电压应定为所有脚中最低的电压,既500V。我们可以从上面看到,虽然有的管脚的ESD故障临界电压可以达到3500V或更高,但只要其中有一只管脚的电压很低,就应该以这只最低管脚的电压为整个IC的ESD最低故障临界电压。
所以我们需要注意的是,在静电放电保护电路的设计中,要能够提升`IC所有管脚的静电放电故障临界电压,而不是只提升某几只管脚的静电放电保护能力而己。IC的制造过程特性有时会有小幅的(10%)漂移,因此每个IC之间的特性会有些细微的不同,其ESD耐压特性也可能会有些差异。每次测试所选用的IC数目不能太少,应至少大于5个,每一个都找出其ESD故障临界电压,可能每个IC都不太相同。这时我们定义其中最低的ESD故障临界电
- 能处理宽电压范围的微微安培计电路(11-20)
- 评价Spice模型不能仅考虑直流与交流性能(11-26)
- 用LatticeXP FPGA 桥接吉比特媒体独立接口(01-18)
- “优化”使模拟IC达到极限性能(01-23)
- 高效率PFC电路二极管选择方案(01-24)
- RS-232/RS-485无源转换电路设计(01-23)