电源完整性仿真让电路板更完美

为PCB(印刷电路板)上的芯片提供电能不再是一种简单的工作。过去，通过细走线将IC连接到电源和地就行了，这些走线占不了多少空间。当芯片速度升高时，就要用低阻抗电源为它们供电，如用PCB上的一个电源层。有时候，只需要用四层电路板上的一个电源层和一个地层，就可以解决大多数电源完整性问题。除了电源层以外，还可以为每只IC去耦，以解决设计中繁琐的电源问题。

不过，现在的PCB空间(还有成本与你的日程)都很紧张，这些问题也带来了对电源的影响。Mentor Graphics公司的仿真与模拟系列产品高级总监Dave Kohlmeier称：“消费设备与便携设备都在为节省成本而使用更少的PCB层，但它们上面的IC却需要更多的电压等级。”这些问题不仅影响着便携产品，工业产品也有空间约束(图1)。一个现代蜂窝基站的电路要装在天线上的一个小盒子里，而天线通常位于建筑内的19英寸机架中。

在大批量的消费产品与汽车产品中，成本是关键因素。在PCB上放一堆可能不需要的电容，肯定是不可接受的。为获得成功，设计周期会缩短到以周以月计，而不是年。现在，不可能只为了修补和优化电源层和地层而花时间去重做一遍PCB板。

为现代电子产品设计电源系统是一个令人畏惧的挑战。DDR存储器工作在1600Mbps，并很快就会运行到四重模式的2200Mbps。更糟糕的是，它是一种单端输出，意味着你的电源系统必须应对电源电流的突发性挑战。器件中的数字门可能同时都在开关，电源完整性工程师将这种特性描述为同步开关噪声。串行通信有着困难的电源需求。802.3ba以太网标准要求的数据速率为40Gbps和100Gbps(参考文献1)。

现代数字芯片的运行电压低于1V，这意味着，即使毫伏级的噪声也会造成与数据相关的问题。多只芯片会从统计上增加和造成电源下降或过压问题。你的系统可能数周甚至数月都运行正常，而某个时刻所有数字电路的同时开关却造成系统的重启。这些电源完整性问题都难于查出。系统中单只芯片的电源完整性问题可能影响系统的其它芯片，从而导致重启。美国国家半导体公司的模拟应用工程师Paul Grohe指出：“即使纳秒级的电力损失也会使系统不可靠。”Ansys公司信号完整性产品经理Steve Patel称，设计可靠性的关键在于尽可能减小电源噪声，意味着数字系统工程师必须懂得模拟甚至RF的设计概念。

电源系统工程师知道，电源系统必须有低的阻抗(图2)，而模拟工程师的概念是，模拟IC电源脚上的噪声越小越好。与数字芯片不同，模拟芯片不存在噪声阈值。PSRR(电源抑制比)规格说明了有多少电源噪声会渗入到器件的输出脚。数字系统工程师现在也必须应付相同的电源噪声问题(见附文“请换个人跟我谈”)。

Sigrity公司产品营销经理Brad Brim说，为芯片提供电能的电源分配网络需要有低的等效电感：对内核电压为0.01nH，对I/O电源为1nH。他指出，电源层会将噪声耦合到信号中。某些情况下，布放在两个地层之间的一根信号线有15mV的噪声。当布局人员在电源层和地层之间布放相同信号时，它的噪声达45mV。

电源完整性工具可以对设计做出一种决定性的优化。当你做布局优化时，不能使用经验性的去耦方法。Ansys公司的Patel称，软件能帮助你决定电容的数量、类型以及成本。这些工具还能告诉你改变各层之间距离的效果。例如，TechDream公司总裁兼创始人Yoshi Fukawa称，NEC公司的PI(电源完整性)Stream能通过增加或移动电容，改变容值和层的形状，以及改变电源层与地层之间的距离，帮助你获得自己的阻抗目标。

Mentor公司的Kohlmeier认为：“你可以用CAD文件做假设分析的实验。这比硬件重试要快得多。这就是虚拟原型的价值。”因此，仿真软件的使用就很重要，这样可以在设计阶段的早期做出关键性的决策。改变电容位置、电容数量以及其它变量也许不会影响到其它部门，但为了提高层间电容而减少层间距离，则会影响整个设计团队(图3)。Sanmina-SCI有专利的现代制造方法，可以设计出4mil介电质的层间厚度，增加了层间的电容。

解决问题的方法

Kohlmeier表示，电源完整性仿真要比很多工程师的预期更加困难，因为必须考虑每只电容、连接过孔，以及功率层的结构。他指出，连接两个层面的过孔会降低供电网络的阻抗，因此它和电容一样重要。与电源完整性不同，信号完整性一般会涉及一些走线，用示波器就可以在时域中测量信号完整性。使用Port 1至Port 1的Z11阻抗曲线，对电源完整性的仿真可以得到频域的阻抗。要了解一个功率层的阻抗问题，需要一台VNA(矢量网络分析仪