FPGA 原型设计：软件最重要！

处理IP

ARM 处理器等大型 IP 块可作为完整的芯片购买，直接接口于其它原型设计硬件。唯一要求就是硬件必须足够灵活，以满足ARM Coretile 等多种支持 IP 功能的子卡需要。但是，存储器、FIFO、乘法器和加法器等小型常见功能太多了，难以通过这种方式一一满足。适当的 EDA 软件能自动将这些功能转化为 FPGA 内部兼容型实施方案，或者通过简单的方式将其隔离到FPGA外部实现。

采用FPGA板后的工作

设计移植到 FPGA上并以实际速度运行后，又会出现另一个问题，即如何高效完成调试工作。嵌入式或外置的逻辑分析器可解决此问题，但这些工具通常工作于门级层面。因此，跟踪返回至 RTL级（即最初进行设计的层面）的信号会花费大量时间，毕竟这需要在合成步骤中逆向工作。最好用能无缝保持门级和 RTL 级层面之间软链接(symbolic link)的工具进行调试。

Synplicity 开发了称作 TotalRecall Full Visibility Technology 的新技术，能自动从原型设计中提取完整的测试实例，其中包括导致故障或断言失败的所有情况，可以了解软件调试触发器的外部输入问题等。捕获到的测试实例可随时在正常 RTL 模拟器中重放并分析。该功能使 FPGA 原型设计能扩展到更广泛的验证环境中，现在已经在Synplicity 的 Identify Pro 产品中实现。

FPGA 原型设计技术的发展趋势

以实际速度运行的 FPGA 原型为复杂的嵌入式系统和 SoC 的验证工作提供了强有效的解决方案。如前所述，目前，我们可以获得解决本领域中一直面临的各种挑战的 EDA 工具和现成的原型板。即便如此，还有待全面集成原型设计硬件和工具组件。这样我们就能缩短原型设计和重复修改的时间。随着功能的不断发展，Synplicity 的 Confirma平台等以实际速度运行的验证系统将取代其它传统验证方法，成为所有 SoC 开发工作中不可或缺的一部分。

作者：Synplicity 公司欧洲业务开发总监 Doug Amos，2007-10