微波EDA网,见证研发工程师的成长! 2025年03月31日 星期一
首页 > 硬件设计 > FPGA和CPLD > 基于至简设计法的数字时钟设计

基于至简设计法的数字时钟设计

时间:02-15 来源:互联网 点击:

  

        else if(add_miao_g)begin

  

             if(end_miao_g)begin

  

                miao_g <=  0;

  

            end

  

            else begin

  

                miao_g <=  miao_g + 1;

  

            end

  

        end

  

    end

  
  

    assign add_miao_g =  end_cnt;

  

    assign end_miao_g =  add_miao_g && miao_g == 10-1;

  
  

    always  @(posedge clk or negedge rst_n)begin

  

        if(rst_n==1'b0)begin

  

            miao_s <= 0;

  

        end

  

        else  if(add_miao_s)begin

  

             if(end_miao_s)begin

  

                miao_s <=  0;

  

            end

  

            else begin

  

                miao_s <=  miao_s + 1;

  

            end

  

        end

  

    end

  
  

    assign add_miao_s =  end_miao_g;

  

    assign end_miao_s =  add_miao_s && miao_s == 6-1;

  
  

    always  @(posedge clk or negedge rst_n)begin

  

        if(rst_n==1'b0)begin

  

            fen_g <= 0;

  

        end

  

        else  if(add_fen_g)begin

  

             if(end_fen_g)begin

  

                fen_g <=  0;

  

            end

  

            else begin

  

                fen_g <=  fen_g + 1;

  

            end

  

        end

  

    end

  
  

    assign add_fen_g =  end_miao_s;

  

    assign end_fen_g =  add_fen_g && fen_g == 10-1;

  
  

    always  @(posedge clk or negedge rst_n)begin

  

        if(rst_n==1'b0)begin

  

            fen_s <= 0;

  

        end

  

        else  if(add_fen_s)begin

  

             if(end_fen_s)begin

  

      

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top