基于至简设计法的数字时钟设计

时间：02-15 来源：互联网点击：

miao_g <= 0;

else

miao_g <= miao_g + 1;

end

assign add_miao_g = end_cnt;

assign end_miao_g = add_miao_g && miao_g == 10-1;

用类似于秒个位的思考方法，我们可以得到秒十位、分个位、分十位、时个位和时十位的代码，完整的代码如下表。

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

always @(posedge clk or negedge rst_n)begin

if(!rst_n)begin

cnt <= 0;

end

else if(add_cnt)begin

if(end_cnt)

cnt <= 0;

else

cnt <= cnt + 1;

end

assign add_cnt = 1 ;

assign end_cnt = add_cnt && cnt== 50_000_000-1;

always@(posedge clk or negedge rst_n)begin

if(rst_n==1'b0)begin

miao_g <= 0;

end

上一篇：例说FPGA连载66：AV视频采集之In-System Sources and Probes概述
下一篇：用至简设计法进行PWM流水灯设计

FPGA 电路相关文章：

栏目分类