微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程

例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程

时间:11-14 来源:互联网 点击:
例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1c0nf6Qc


打开EDS后,点击“FileàImport”,如图5.46所示,选择“GeneralàExisting Projects into Workspace”,进入下一步。


图5.46 导入工程菜单

如图5.47所示,在“Select root directory”后面定位到当前的软件工程目录下,即“…\prj\vip_ex3\software”文件夹下。如图所示,在Projects下面将出现vip_swprj和vip_swprj_bsp两个子文件夹,确认它们都勾选后,点击Finish完成工程导入。


图5.47 导入工程设置页面

工程打开后,通常我们还需要在BSP工程中更改setting文件的某些路径信息。如图5.48所示,这里的两个路径需要对应为你的工程所在实际路径。


图5.48 setting文件修改


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top