如何用单个赛灵思FPGA 数字化数百个信号

减少元件数量

本文描述的 ADC 架构已经被近期发表的几篇文章不准确地引用为德尔塔-西格玛 (ΔΣ) 型架构[7]。虽然真正的ΔΣ型 ADC 有优势，这种方法的简便性和元件数少使之对部分应用有吸引力。而且由于 LVDS_33 输入缓冲器有相对较高的输入阻抗，在许多应用中传感器输出能够直接连接到 FPGA 输入，无需使用前置放大器或缓冲器。这在许多系统中都能体现出明显的优势。

本文方法的另一个优势是通过叠加能够“混合”多个串行比特流，使用单个滤波器就能恢复输出信号。例如在基于阵列的超声系统中，串行比特流可以延迟时间来实现聚焦算法，然后以向量方式相加，这样使用一个滤波器就能恢复数字化且聚焦的超声波向量。

使用 FIR 滤波器生成 ADC 输出是一种简单直观的暴力方法，这里主要用于演示目的。在大多数设计中，ADC 输出将使用传统的积分器/低通滤波器解调器拓扑[2]生成。

参考资料
1.        XPS 西格玛-德尔塔(ΔΣ)型模数转换器(ADC) V1.01A，DS587，2009 年 12 月 2 日
2.        R. Steele, 增量调制系统, Pentech Press (伦敦), 1975 年
3.        Digilent Cmod S6 参考手册，Digilent Inc 公司， 2014 年 9 月 4 日
4.        FT2232H 微型模块产品说明书，V1.7，Future Technology Devices International Ltd.公司，2012 年
5.        TFilter，免费在线 FIR 滤波器设计工具，http://t-filter.engineerjs.com/
6.        USE 深度辅导，UG695 (V13.1)，赛灵思公司，2011 年。
7.        M.Bolatkale 和 L.J。Breems，高速和大带宽西格玛-德尔塔(ΔΣ)型 ADC，Springer，2014 年 5 月版