FPGA实战演练逻辑篇61：CMOS摄像头接口时序设计1理想时序

hedge) + uTc2r – uTsu - Tp2r

input delay > (latch edge - Launchedge) + uTc2r + uTh - Tp2r

我们再来看，Altera官方的handbook中给出了pin2reg路径的建立时间和保持时间的slack计算公式。以下公式中所涉及的input max delay和input min delay也正是我们上面所定义的input delay的最大值和最小值。（特权同学，版权所有）

建立时间余量计算公式：

Setup time slack = Data Required Time–Data Arrival Time

Data Arrival Time = Launch Edge +input max delay + Tp2r

Data Required Time = Latch Edge +uTc2r – uTsu

保持时间余量计算公式：

Hold time slack = Data Arrival Time –Data Required Time

Data Arrival Time = Launch Edge +input min delay + Tp2r

Data Required Time = Latch Edge +uTc2r + uTh