FPGA实战演练逻辑篇29：CH376之USB电路设计

引脚号

引脚名称

类型

说明

28

VCC

电源

正电源输入端，需要外接0.1uF退偶电容。

12

GND

电源

公共接地端，需要连接USB总线的地线。

9

V3

电源

3.3V电源时，连接VCC输入外部电源；5V电源时，外接0.01uF退偶电容。

13

X1

输入

晶体振荡的输入端，需要外接12MHz晶体。

14

X0

输入

晶体振荡的反向输入端，需要外接12MHz晶体。

10

UD+

USB信号

USB总线的U+数据。

11

UD-

USB信号

USB总线的U-数据。

23

SD_CS

开漏输出

SD卡SPI接口的片选输出，低电平有效，内置上拉电阻。

26

SD_CK

输出

SD卡SPI接口的串行时钟输出。

7

SD_DI

输入

SD卡SPI接口的串行输入数据，内置上拉电阻。

25

SD_DO

输出

复用引脚；SD卡SPI接口的串行数据输出。

25

RST

输出

复用引脚；在进入SD卡模式之前是电源上电复位和外部复位输出，高电平有效。

22~15

D0~D7

双向三态

并口的8位双向数据总线，内置上拉电阻。

18

SCS

输入

SPI接口的片选输入，低电平有效，内置上拉电阻。

20

SCK

输入

SPI接口的串行时钟输入，内置上拉电阻。

21

SDI

输入

SPI接口的串行数据输入，内置上拉电阻。

22

SDO

三态输出

SPI接口的串行数据输出。

19

BZ

输出

SPI接口的忙状态输出，高电平有效。

8

A0

输入

并口的地址输入，区分命令和数据；内置上拉电阻，当A0=1时可以而写命令或读状态，当A0=0时可以读写数据。

27

PCS#

输入

并口的片选输入，低电平有效，内置上拉电阻。

4

RD#

输入

并口的读选通输入，低电平有效，内置上拉电阻。

3

WR#

输入

并口的写选通输入，低电平有效，内置上拉电阻。

5

TXD

输入

/输出

在芯片内部复位期间为接口配置输入，内置上拉电阻；

在芯片复位完成后为异步串口的串行数据输出。

6

RXD

输入

异步串口的串行数据输入，内置上拉电阻。

1

INT#

输出

中断请求输出，低电平有效，内置上拉电阻。

24

ACT#

开漏输出

状态输出，低电平有效，内置上拉电阻。在USB主机方式下是USB设备正在连接状态输出；在SD卡主机方式下是SD卡SPI通讯成功状态输出；在内置固件的USB设备方式下是USB设备配置完成状态输出。

2

RSTI

输入

外部复位输出，高电平有效，内置下拉电阻。