FPGA实战演练逻辑篇19：FPGA配置电路设计

冲突呢？非也，JTAG在线配置的优先级是最高的，无论此时FPGA中在运行什么逻辑，只要JTAG下载启动，则FPGA便停下当前的工作，开始运行JTAG下载的新的配置数据。（特权同学，版权所有）

         先看器件手册中给出的一些相关参考设计，如图3.35所示，这是FPGA和用于配置的SPIFLASH的接口连接方式，即我们所说的AS配置方式。注意FPGA的几个主要引脚Nstatus\CONF_DONE\Nconfig\nce的连接，或者上拉，或者接地，主要是为了保证这些信号在上电初始处于一个确定的电平状态，防止错误电平导致误触发。DATA\DCLK\NCSO\ASDO这4个引脚便是SPI接口，连接到SPI FLASH。（特权同学，版权所有）

图3.35 AS配置参考电路的截图

         如图3.36所示，FPGA有组MSEL引脚是用于设置FPGA初上电时的启动模式，我们使用的EP3C5器件没有bit3，只有bit2-0，上电使用FastAS模式从SPI FLASH里面加载配置数据。（特权同学，版权所有）

图3.36 MSEL引脚配置说明的截图

         有了前面的理论做铺垫，我们的设计也就有依有据了。如图3.37所示，这是我们的FPGA器件EP3C5E144C8N的AS配置电路。M25P40是一颗4Mbit的SPI FLASH，兼容Altera推荐的专用配置芯片EPCS4，可用于存储配置数据。之所以选择4Mbit的SPI FLASH，是因为前面的图3.20已经给出了EP3C5器件的配置数据需要3Mbit左右，因此我们选择了比它略大一些的4Mbit的M25P40芯片。（特权同学，版权所有）

图3.37 FPGA的AS配置电路         

前面是配置电路的一大任务，即上电启动配置数据的电路，通过一个SPI FLASH来实现。而另一个任务即下载，则是通过JTAG来实现的，JTAG这个概念网络上满天飞了，大家自己去消化，但凡有CPU的地方，基本都有JTAG的存在，FPGA也不例外。唯一需要大家注意的是Cyclone III器件的JTAG电压必须是2.5V。另外，还有一个提醒大家注意的是，即便前面的MSEL设置了FPGA启动模式是FastAS模式，但是JTAG永远是最高优先级的模式，任何时刻，只要JTAG需要进行下载配置，那么配置模式将会转换。JTAG下载插座电路如图3.38所示。（特权同学，版权所有）

图3.38 FPGA的JTAG下载插座电路