FPGA设计规划框架

FPGA设计规划

该框架的这个阶段用于为FPGA硬件的实际开发制定规划，确保各项特性及开发工作的完成与整个产品开发的其他部分协调一致。

这个阶段的目标是适当地把当前的系统级需求、FPGA级需求和架构体现到开发规划中。在通过前面介绍的规划阶段之后，现在开发团队一般会面临两种情况。

第一种情况是系统与FPGA架构以及需求理解良好，描述详尽，最终，FPGA设计开发阶段(即HDL编码)和测试开发阶段(仿真、测试台)基本无需修改设计需求，顺利执行。

第二种情况是系统架构和FPGA需求仍然处在变动中。这样的设计会在设计开发周期和测试开发阶段面临众多变数和修改。

虽然人人都想得到第一种情况的结果，但往往却不能成功，最终落入第二种情况的境地。很明显，这种情况更加难于管理。

设计规划的总体目标应是在开发周期的这个阶段实现第一种情况。在第一种情况中，FPGA的开发简单直观，只需为实现和测试设计特性安排进度计划。

在第二种情况中，最重要的管理工作是确保落实充分理解的流程，以便评估和决定应该进行哪些修改以及每种修改为总体开发进度计划带来的影响如何。这里可以运用多种项目管理理念和技巧。最重要的一点是完成上述修改评估和影响评估。

就专门的FPGA规划和开发而言，FPGA的优势之一在于能够多次修订硬件平台和多次把硬件平台下载到原型PCB上。设计团队应充分发挥这一功能的 优势。因此建议的开发规划是逐渐把特性添加到能够工作的设计中。其思路是从能够实现主要通信接口的基本设计出发，无需实现全部需求就能工作。

这样做能够带来双重好处。首先可以确保随时有一个可工作的设计，您可用来调试PCB和更大型系统。其次，调试实际的FPGA设计会简单得多，因为可以检查新添加的特性，确保新添加的特性不会干扰或中断当前可工作的设计。

与FPGA设计开发同步，同样重要的是为实现的FPGA设计准备良好的仿真环境规划。投资开发稳健可靠的仿真环境，就可以复制现实数据流，在仿真中重现出错条件，迅速隔离和判断根本原因，从而不仅能减少设计缺陷，还能显著缩短实验室调试时间。

开发稳健可靠的测试仿真环境和开发FPGA本身一样复杂，需要视同开发FPGA一样规划和考量。

赛灵思全球通信服务部已经把我们的FPGA开发框架一致应用于成百上千个FPGA设计中并不断优化完善。结果得到一种切实可行，成效显著，易于理 解，能广泛地适用于各种不同开发工作的设计方法。您使用该框架开发新型FPGA设计能获得诸多好处，其中包括准确的总体开发进度计划、快速硬件启动，而且 最终能够按时发布产品。

来源：赛灵思中国通讯54期