微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 揭开未扩展时钟的秘密

揭开未扩展时钟的秘密

时间:01-15 来源:互联网 点击:
          • 处理未扩展时钟

            人们常常把未扩展时钟视为异步时钟,并通过FIFO、边沿检测器或同步器电路等适当的同步技巧来进行处理。如果用户使用此类技巧,应在约束中使用时序例外来处理未扩展时钟(一般使用set_false_path或set_max_delay例外)。

            理解和说明未扩展时钟具有重要的意义,因为时钟之间的边沿关系将决定Vivado设计套件中时序引擎所使用的路径要求。赛灵思希望对设计中的所有未扩展时钟进行详查,以确保使用适当的同步技巧安全地穿越未扩展时钟之间的跨时钟域。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top