利用CPLD解决便携式产品设计的挑战

4 电路板尺寸

随着便携式产品的体积不断缩小，设计人员必须在非常小的电路板上集成更多的逻辑功能。现在的CPLD可以采用超小型封装，包括芯片级BGA(csBGA，0.5毫米间距)，只需25平方毫米或49平方毫米的电路板面积。而传统的薄型四方扁平封装(TQFP封装，0.8毫米间距)封装需要100平方毫米或196平方毫米的电路板面积。

当电路板空间有限时，采用这些封装非常理想。与传统的TQFP封装相比，这些封装使电路板面积减少了75％以上，从而简化了电路板布线并降低整个系统成本。图4为ispMACH 4000ZE csBGA封装示意图。BGA封装的热电阻值(典型值为10度/瓦)比TQFP或PQFP封装更低(典型值20度/瓦至40度/瓦)对于降低功耗和提高器件的可靠性，它们是更好的选择。



5 系统集成

通过减少电路板上的元件，可使系统总成本降低。当使用多个电路板元件时，制造成本，包括装配，包装和运输都会增加总的电路板成本。此外，电路板上的元件越多，故障率越高，这是由于焊球之间的残留物和其它随机故障所致。

减少元件也可以降低功耗。如今，低功耗CPLD用来整合外部时钟源和标准分立逻辑器件，如7400系列逻辑器件。单个可编程逻辑器件可用于集成多个分立的74xxx器件，还能实现其它功能，如I/O扩展，电平转换和时序控制。

针对系统集成，除了器件上逻辑密度为32~256的宏单元之外，ispMACH 4000ZE CPLD还具有片上用户振荡器和针对上电时序的定时器、键盘扫描和显示控制器功能。振荡器输出的典型频率为5MHz，而且还可进一步分频为128(7位)、1024(10位)或1048576(20位)，以工作在更低的频率下。使用CPLD内的集成振荡器的好处是能降低电路板成本、简化库存管理和使产品过期风险最小化，这些因素通常与使用分立元件有关。下表对可用于便携式系统的最新一代CPLD系列进行了比较。



针对便携式系统的CPLD系列的比较。

6 本文小结

CPLD正在被越来越广泛地应用于便携式产品，具有零待机功耗选择、节省面积的超小型封装和增强的系统集成功能等优点。与过去使用的ASIC和ASSP相比，CPLD为设计人员提供了一个有着显著优势的低成本系统解决方案。此外，CPLD使得设计人员能在更短的时间内根据消费者的需求增加新的特性和功能，使产品更快上市，而且风险更小。