微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 基于FPGA的PCI总线接口硬件调试策略

基于FPGA的PCI总线接口硬件调试策略

时间:11-09 来源:互联网 点击:
3 使用Signal Tap调试PCI主设备控制器

Signal TapⅡ逻辑分析器的使用大大加快了PCI主设备控制器的调试进程,例如在调试DMA传输后的中断产生时,由于软件检测不到中断而导致DMA传输结束后,可能会使计算机死机而不能正常结束(完整的流程是:DMA传输结束,产生中断,并在软件检测到中断后进人中断服务程序来处理中断,然后清除)。

对中断产生的条件进行检查时,32位的DMA计数器必须为0,而且DMA传输结束标志信号必须有效,针对这一条件,使用普通的示波器和逻辑分析器根本无法跟踪到,但是使用SignalTapⅡ逻辑分析器的高级设置,就可将这两个条件作为触发条件,从而检测到中断是否产生,其高级设置如图3所示。



4 结束语

与传统逻辑分析器相比,使用Signal TapⅡ逻辑分析器有以下优势:

(1)不占用额外的I/O资源。若使用传统的逻辑分析仪观察信号波形,则必须将待观察信号引到空闲管脚,这样,在器件管脚紧张的时候,Signal TapⅡ逻辑分析器的优点就可以得到充分地体现。

(2)不占用PCB空间。若使用传统逻辑分析仪,则需要从FPGA器件上引出测试管脚到PCB上,这样会增加PCB走线难度;

(3)不破坏信号的完整性;

(4)传统逻辑分析仪价格昂贵,而将Signal TapⅡ逻辑分析器集成在QuartusⅡ软件中,无需另外付费;

因此,可以预见,Signal TapⅡ逻辑分析器将受到越来越多的设计工程师的青睐。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top