基于CPLD的电动自行车充电系统的研究设计

3 CPLD仿真

从最初的电路设计思想到QuartusII的波形仿真、再到CPLD的芯片编程结束,开发设计流程图如图5所示。



在QuartusII 平台上,对VerilogHDL程序编译后，用Simulator对之进行时序仿真,得到如图6所示的结果。



由图中可以看到各预定功能都得到了实现，如datain3为111111011111时，dataout3输出为0110，仿真结果完全符合电路的要求。

基于SPCE061A+CPLD设计的电动自行车充电系统，简化了系统软硬件设计，提高了电路的稳定性和可靠性；使系统设计灵活、开发周期短、集成性更强，同时使系统易于升级和扩展。经检验测试，各项技术指标均达到了设计要求。