RFIC设计所面临的挑战及设计流程详解

3. 多模式仿真环境

对加入系统级测试基准的RFIC进行HDL建模是自上向下设计过程的开始。这包括全部RF模块，以及所有的模拟部分和/或数字模块。第一步是在一个顶层测试基准中对全芯片进行行为级建模，并进行一些系统测试(如EVM和BER)。这会对IC设计的模块分割、模块功能和理想的性能特性进行验证。这种行为模型可作为混合级仿真的基础，任何模块都可以以晶体管级的形式插入进来并在顶层环境下进行验证。此外，全芯片和系统级的设定可作为一种回归模板(regression template)，随着模块逐步成熟而不断用于验证，这也为整个设计过程提供了一种不断演进的设计方法。借助这种方法，在设计初期能够发现大量的问题，并能够保证充足的时间来解决这些问题。同时，不同的模块也能以各自的进度并行开发。

在整个仿真环境中，同一电路有不同的分析视图，其中可能包括行为级视图、版图前晶体管级视图和有关寄生效应的多种视图。随着模块的逐渐成熟，需要增加更多的晶体管级信息以测试RF/模拟接口和RF/数字接口。同时还需要使用混合信号仿真器来处理模拟、数字和RF描述，并将行为级和晶体管级抽象混合起来。为每一个模块或子模块选择合适的视图，管理运行时间和精确度，并在二者之间进行权衡，这可以通过仿真选项来实现，例如将晶体管导入快速Spice仿真器中，或将晶体管保持在全Spice模式下。这种配置对电路和接口的敏感度有很高的依赖性。由于需要重复利用这些配置，对这些配置进行高效的管理显得很重要。这也提供了一种非常有效的机制来建立支持ACD的持续回归验证。

4. 模块电路设计

接下来开始电路的初步设计，首先进行电路研究并了解性能规范要求。这种早期研究有助于形成顶层的版图规划，对于RFIC来说顶层版图规划对噪声和模块级互连非常敏感。在该阶段，可尝试对螺旋电感等无源器件进行综合以满足规范要求，并在芯片上进行最初的布局。这个阶段可进行两项重要的工作：为螺旋电感创建早期的模型，并在模块级版图完成前用于仿真；对螺旋电感之间的互感进行初始分析。可在该阶段为所有的电感创建器件模型以用于仿真。

可以按照设计工程师偏好的方法进行仿真，频域或者时域仿真均可，设计工程师要综合考虑电路特点、仿真类型和仿真量等因素后再决定。一个单一的工艺设计套件和配套的设计环境可帮助设计工程师选择合适的仿真算法。可根据仿真类型以合适的方式显示结果。当模块级的电路完成后，设计工程师可以在顶层环境下使用行为激励和对外围芯片的描述来验证这些电路。

5. 物理实现

版图设计自动化功能(自动布线、连通性驱动和设计规则驱动的版图设计和布局等)是非常高效的。由于紧密地结合了原理图和设计约束规则，版图设计自动化能够极大地提升工作效率。布线器能够解决差分对、屏蔽线的布线问题，并支持手动设置每一根走线的布线约束。这就使物理设计过程像前端设计过程一样具有可重复性。虽然在初期要投入一些时间来建立这些工具，但它们在以后的设计过程中都是可复用的。

6. 寄生参数提取

在版图完成后，电磁场仿真(EM)可为无源器件生成高精度的模型。例如，可选择几个螺旋电感作为EM仿真的关键对象，具体做法是：用螺旋电感替换在设计过程中已经创建的一些模型，混合并匹配现有的模型。设计工程师需要全面监控螺旋电感的建模过程，并对运行时间和精确度进行权衡。

基于网络的寄生提取是随着版图出现后在整个设计过程中最重要的一个环节。RF设计对于寄生效应非常的敏感。由于设计工程师能够掌握任何区域、走线或模块的相关寄生信息，因此管理不同层次的寄生参数的信息就变得更为重要。不敏感的走线只需要RC参数，而敏感走线则需要RLC参数。带有螺旋电感的走线可以以RLC和电感参数的形式提取出来，甚至可对最敏感的走线添加衬底效应。同时，这些走线可以与无源器件的器件模型混合匹配。

当顶层版图实现后，噪声分析(特别是衬底噪声分析)可以保证有噪电路(如数字逻辑和PLL)不会影响到高度敏感的RF电路。设计工程师可以对此进行检查，如果关注的电路区域被影响到，设计工程师可以修改版图规划或在有噪电路周围增加保护带。然而，想在晶体管级对整个电路进行仿真或包含所有的寄生信息往往是不现实的。一种解决方法是提取行为模型，但这会忽略不同模块间连线的寄生效应，因此必须支持层次化的提取能力和设计模块间连线的寄生参数提取。

7. 校准HDL模型

在模块开发完成后，可以根据关键的电路性能参数对最初的行为模型进行反标注，这样可实现更为精确的HDL级仿真。虽然并不适用于所有效应，但是这种方法能够以更少的运行时间成本获得更为精确的性能信息，并能加速验证，减少全晶体管级验证的工作量。

用混合级仿真对模块进行验证有三个步骤。首先，在对模块功能进行验证时，要在系统级仿真中包含一个理想化的模块模型；然后，用这个模块的网表替换理想化模型来验证模块的功能。这样就能检测出模块缺陷给系统性能带来的影响。

最后，用一个提取模型代替模块的网表。通过对网表和提取模型的仿真结果进行比较分析，可以对提取模型的功能性和精确度进行验证。在以后对其他模块进行混合级仿真时使用经过验证的提取模型而不是理想模型能有效提高其有效性。

如果操作合理，自下而上的验证方式能够对大型系统实现更为详细的验证。由于去掉了物理实现的细节而仅保留行为细节，行为仿真的执行速度非常快。随着模块逐渐成熟，由自下而上验证过程生成的行为模型越来越有用，并可用于第三方IP验证和复用。

对于包括射频前端的无线系统来说，自下而上的验证过程是验证大型系统性能的必然方法。如前所述，晶体管级的RF系统验证需要将调制信号运行数千个周期，这往往是不现实的。用先进的包络分析技术替代传统的瞬态仿真只能将仿真速度提高10"20倍。即使将传统的通带模型用于自下而上的提取技术，由于RF载频仍然存在，也无法将仿真速度提高到令人满意的程度。只有将自下而上的模型提取技术和复杂的基带或低通等效模型结合起来，载波信号才会被有效抑止，其仿真时间才足以实现全芯片级的误包率分析。

为所有模块都生成行为模型是一件耗时费力的工作，而且只有极少的设计工程师具有这种专业技术。而自动化的工具和方法学能够根据特定应用和技术需要，借助经过验证的精度和开放API来修改现有模板生成详细的行为模型。