基于CycloneII和MSP430的网络数据加密实现

4 仿真与分析

采用QuartuslI 8．0软件仿真FPGA功能。共用4 865个逻辑单元，1 024 bit的片上存储位，时序分析得到最大工作频率为95．79 MHz。仿真加密时序如图6所示。



5 结论

通过对整个设计的调试验证，结果满足设计要求。整个系统具有较高的安全性和保密性，可为要求通信安全的网络应用提供一种基于硬件的加密方式，基于FPGA的加密算法设计具有很高的灵活性，如果采用更加先进的加密算法，可进一步提高系统的安全性和保密性。