微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 采用可编程逻辑器件设计可变通信数字信号源

采用可编程逻辑器件设计可变通信数字信号源

时间:11-07 来源:互联网 点击:
可编程逻辑器件(PLD)在工业、自动控制、信号处理和日常生活等方面都发挥着愈来愈大的作用。isp(在系统可编程)器件就是PLD中的一朵奇葩,它以其良好的系统性能、较强的设计灵活性、较高的逻辑利用率和优越的E2CMOS工艺而得到了电路设计者们的青睐。本设计就是采用Lattice公司的高密度在系统可编程芯片pLSI/ispLSI1016设计的一个通信数字信号源。设计中采用两套地址总线(微机总线与isp总线)分时对两片RAM进行读写操作,并采用不断查询端口的方式进行协调控制,从而产生出满足设计要求的数字码流。

1 isp系统介绍

1.1 概述

在系统可编程器件是近几年来兴起的一种PLD器件。所谓在系统可编程,是指在用户自己设计的目标系统中或线路板上为重构逻辑器件进行编程或反复编程的能力。常规PLD通常是先编程后装配,而采用isp技术的PLD则是先装配后编程,成为产品之后还可反复编程。在系统可编程器件的出现使得当今数字电子系统设计的面貌焕然一新。采用isp技术之后硬件设计可以变得象软件那样灵活而易于修改,硬件的功能可以实时地加以修改或按预定程序改变组态,这不仅扩展了器件的用途,缩短了系统调试周期,而且还省却了对器件单独编程的环节和器件编程设备,简化了目标设备的现场升级和维护工作。isp是美国Lattice半导体公司生产的可编程逻辑器件的专用商标,该公司生产的PLD在工艺上吸收了E2PROM的浮栅技术,并与CMOS静态RAM相结合,开拓了能长期保持数据的E2CMOS技术。目前所有的GALpLSI/ispLSI都应用了Lattice公司的高速UltraMOS E2CMOS技术。Lattice公司已将其独特的isp技术应用到它的高密度可编程逻辑器件(HDPLD)中,形成ispLSI系列高密度在系统可编程逻辑器件,使得isp成为新产品研制和开发的理想工具。

1.2 isp器件的特点

可编程逻辑器件的在系统编程能力必将更新人们设计、制造和维护电子系统的方法,具有如下特点:

•在系统编程允许用户“在系统之中”编程或修改逻辑设计,而无需将器件从线路板上拆上拆下。这就加速了系统和线路板的调试过程,便于用户在设计过程中更早地确定线路板的布局。
•当对传统的PLD器件进行编程时,其测试、制造过程总是免不了人工处置。采用ispLSI器件之后,可以将芯片直接焊接在印刷电路板上,然后再进行编程或改写。这就保证了调试制造过程中绝不会损伤器件的引脚。
•ispLSI器件在焊接到印刷电路板上之后,仍可毫不困难地修改其逻辑功能,于是用户可在同一块电路板上实现各种硬件结构。
•通过软件重构系统,ispLSI器件的现场改写只需从磁盘装入或通过调制解调器送入结构文件,实现起来非常容易,而且还可实现远距离遥控编程。
•所有ispLSI器件都为用户提供了一个保密位来防止对片内编程模式的非法复制。保密位仅能在芯片改写时被擦除,因而一旦被编程后就无法读出芯片内原有的内部结构。

此外ispLSI器件也可以用市售的通用逻辑编程器来进行编程。

1.3 pLSI/ispLSI1000系列的结构及特点

pLSI/ispLSI逻辑块的基本单位是万能逻辑块(GLB),这种万能逻辑块由四个输出逻辑宏单元(OLMC)组成。每个GLB中有18个输入、一个可编程的与/或/异或阵列和4个输出。GLB的输入来自于集总布线区(GRP Global Routing Pool)和直通输入。所有GLB的输出都送至集总布线区,因此可使它们与器件中其它GLB的输入相连,如图1所示。



由8个GLB、16个I/O单元和两个直通输入互相连接而构成一个大块(Megablock)。这8个GLB的输出通过输出布线区(ORP The Output Routing Pool)被连至16个通用I/O单元。每一个大块共享一个输出使能控制信号。

pLSI/ispLSI器件由于逻辑输入端多,逻辑块划分较细腻而优越于一般的可编程逻辑器件。它之所以设计灵活,逻辑利用率高,是由于它具有灵活的布线资源和可供选择的宏单元时钟,还有输入寄存器和丰富的使能信号。pLSI/ispLSI器件编程速度快,出厂前100%经过测试,因此在系统编程能力、质量、可靠性和生产率方面都领先于一般的PLD。对于pLSI/ispLSI1016而言,它包括96个寄存器、4个直通输入、3个直通输入时钟和一个集总布线区。isp1016具有5V在系统编程和在系统监测能力。isp1016共包括2个大块,内含16个GLB。该器件同时具有32个I/O单元和4个直通输入,它们都直接连至I/O引脚。每一个I/O单元都可以单独编程为组合输入、寄存器输入、锁存器输入、输出或是具有三态控制的双向I/O引脚。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top