微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 借助物理综合提高FPGA设计效能

借助物理综合提高FPGA设计效能

时间:10-14 来源:互联网 点击:
用于寄存器的物理综合  

重新定时:使工具能够自动进行寄存器平衡。这一选项使Quartus II能够在组合电路间移动寄存器,提高性能。

寄存器复制:对扇出较多寄存器进行复制。这一选项使Quartus II能够根据布局信息来复制寄存器,提高性能。  

用于适配的物理综合

组合逻辑物理综合:这是对组合电路进行第二次优化。Quartus II对组合电路进行第二次优化,以帮助适配设计。  

完成逻辑至存储器映射:这将组合逻辑映射到存储器,从而减小面积。Quartus II将组合逻辑自动映射到未使用的存储器模块中,以减小面积,适配设计。  

Quartus II还提供渐进式设计流程,同时支持自上而下和自下而上的设计流程。这类流程用于缩短编译时间,提高性能。

本文小结  

当今的大部分企业都希望在竞争中能够将自己的产品率先推向市场。作为主动战略,提高效能和产品及时面市是任何产品获得成功的关键。利用物理综合工具来提高设计性能意味着更短的设计周期和更高的效能。能够高效地使用这类工具的设计人员必将获胜。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top