用FPGA实现灵活的汽车电子设计

1 引言

微控制器在汽车和消费类市场上得到了广泛应用，能够以相对较低的成本实现系统高度集成。然而，这类产品也有潜在的成本问题。例如，如果元件功能不符合要求，就必须采用外部逻辑、软件或者其他集成器件来进行扩展。而且，随着最终市场需求的迅速变化，微控制器会很快过时。许多具有一定数量专用接口的特殊功能微控制器在经过短期试用后，并不能完全满足市场需求。因此，系统供应商不得不重新设计硬件和软件，甚至在某些情况下对处理器内核进行改动。

2 ASSP微控制器面临的两难

传统微控制器生产商面临影响整个市场的两难问题。微控制器是专用产品，因此，对每一种应用，必须采用新的、不同特性的微控制器。为了能够以一种微控制器内核结构来应对更广阔的市场，生产商提供系列微控制器，其型号接口和功能各不相同。这些混合特性在很多时候并不能完全满足用户需求，因此，为了扩大客户群，必须围绕具体内核结构开发新的接口和功能。

采用老技术以较低的生产成本来实现微控制器时，这种策略非常成功。然而，现在为提高系统集成而采用了最新的工艺技术，这样，开发新型微控制器的成本大大增加了。只有很少的客户有很大的产量需求，这表明专门针对一个客户来生产这类专用器件并不是可行的商业行为。为此，新型微控制器趋向于标准产品而不是专用器件，以越来越多的功能，吸引整个市场。虽然这些附加特性使微控制器功能更强，但也大大提高了成本，使其更难应用于对成本敏感的市场，例如汽车和消费类行业。如果不从根本上着眼芯片功能，则很难解决这个问题。

3 灵活的微控制器解决方案

对该问题的解决方案之一是采用FPGA来灵活地实现芯片功能。这些器件大大缩短了工程开发时间，降低了芯片多次试制的成本，是微控制器有力的替代方案。在设计过程中，FPGA不像微控制器那样会漏掉某些特性，它可以编程，并能根据需要进行改写，快速完成原型开发，更迅速地将产品推向市场。如果需求变化，即使器件已经应用到产品中，还可以在现场对其进行更新。

汽车系统图像控制器应用就是FPGA优于传统控制器的一个例子。尽管汽车市场需要低成本FPGA来实现图像等各种功能，但要采用大量的芯片，因此，在可编程器件中实现复杂功能的成本太高。

灵活的微控制器不但性价比好，而且非常切合用户需求。其性价比之所以好，是因为采用了90nm结构化ASIC——如Altera HardCopy器件作为基本芯片，其功能在大量经过预定义和灵活的构建模块库中进行选择，可以针对客户需求进行定制。在开发过程中，HardCopy结构化ASIC与传统的微控制器不同，它支持从原型FPGA到微控制器的无缝移植。CPU和总线体系结构都是灵活的微控制器方案所独有的，可以针对专门的客户应用，以合适的功能和特性映射到设计中。HardCopy系列的优点包括：

3.1 芯片

• 比FPGA快50％

• 内核功耗比FPGA低70％

• 管芯小60%至85％软件

• 统一的FPGA和HardCopy设计环境

• 功耗和性能管理工具

• 价格低廉，使用方便封装

• 与FPGA引脚至引脚兼容

• 低成本产品封装

• 不需要重制电路板

3.2 RISC CPU

这一方案中使用的CPU是Altera Nios II嵌入式处理器，与一般情况不同，它并不固定在预定的芯片中，而是利用实际工具，根据系统体系结构的要求而自动生成，和整个电路需要的其他逻辑一起装入FPGA中。这样，可以根据专门应用，使用Altera的SOPC Builder工具对处理器内 核进行参数化设置，以占用最少的逻辑，实现最合适的功能。

Nios II处理器采用标准RISC体系结构，具有单独的地址总线和数据总线，都是32位宽。两种总线通过单独的缓冲进行工作，还可以在总线系统中进一步分开。最后，由系统设计人员确定代码和数据是使用不同的存储器，还是放在共享存储器中。Nios II处理器含有每一处理器的大部分功能单元，设置决定其特性。例如，可以根据要求来选择硬件乘法器、桶形移位寄存器和硬件除法器。指令和数据缓冲也是如此，其容量大小可以调整，也可以完全不用。

4 总线体系结构

传统上，微控制器一直采用单总线，由仲裁器对总线监控，分配资源。这对总线而言非常不利，作为系统的中心资源，很快就成为瓶颈。因此，较新的系统采用了多层总线，特别是多条总线并行工作的SoC。Altera的Avalon总线结构工作原理相似，不同之处在于——其他多层总线中，层数都是固定不变的，而Avalon可以自由选择所需要的层数。

考虑到EMC和功耗问题，有时可以采用与系统其他部分运行速率不同的外围模块。当以更高的速率运行存储器接口，访问时间相对较短，而系统其他部分运行在较低时钟速率时，这种方法比较适用。还可以将许多低时钟速率模块整合到一起。为满足EMC或者功耗要求，使用SOPC Builder能够轻松地将这些单元与其他运行速率很高的系统分开。这样可以自动生成同步不同时钟域所需的逻辑，而设计人员只需指定哪些模块运行在给定的时钟域上即可。