从FPGA转换到门阵列

分割与试验的方法：  

如果FPGA的功能在很大程度上依赖于路径延迟，那么设计阶段重新选择路径将引起一部分电路工作不正常。即使以前电路工作正常并且似乎已经最后完成了，情况仍然会如此。不同制造批号的电路模块可能具有不同的工作特性。工作电压和工作温度的变化可能引起时序上的变化。如果设计中每一步的工作时序只有很少的裕量，甚至没有，那么上述的效应将引起不同的逻辑行为。   

上述问题与使用FPGA或是门阵列无关。使用好的设计技术可以将FPGA中的这些问题减至最少，并且可以使得门阵列的转换变得更为平稳。因为仿真模拟通常用于验证执行情况，而较差的设计在进行门阵列的转换中问题就会暴露出来。采用不同的时序模型库模拟，一个完美的设计能够给出相同的逻辑输出，而与电压、温度和工艺变化无关。  

电压和温度效应：  

设计者喜欢电源电压正好设置在5伏，并且环境温度永远是25℃。这样固然好，但绝大多数的电源电压是变化的。类似的商用电路的环境温度可能是从0"70℃。电压升高时，电路运行加快。温度升高时，电路运行变慢。通常，在低温、高电压（最快的情况）下出现的小毛刺信号，在高温、低电压（最慢的情况）时会消失不见。Orbit半导体公司使用了一种五角工艺验证技术，它可将PVT（工艺－电压－温度）变化包含于时序模型中，而且这些模型已被融合到硅片循环加工中。   

工艺的变化：  

具有某种功能的一处电路不能保证相同布局的另一处电路也具有同样功能，即使在相同的电压和温度条件下也是如此。制造过程中工艺的变化都是固有的、不可避免的。  

FPGA供应商指出任何元件的延迟都可以从所给最差值的10％变到100％。他们还指出给定电路上跟踪的延迟是70％。如果路径A具有最大的延迟，路径B将介于最大延迟的70％和100％之间。这意味着如果两条路径中有一最大是40ns的延迟，当路径1是40ns时路径B可能时28ns。类似的，路径2是40ns时A可能是28ns。则一个信号通过路径1将比通过路径2早12ns或晚12ns。即使FPGA没有重新布线，这些变化仍会发生。   

门阵列具有与FPGA同样特性的时序变化。主要差别是延迟通常是非常短的，这是因为内部连线是用金属完成的，而不是使用可编程路径器件。FPGA和门阵列都不能免除由于工艺变化引起的时序问题。   

其他的转换差别：  

FPGA提供了系统工作的很大灵活性，为更好地满足系统的需要，在FPGA转换成门阵列时，许多增强措施被加到设计中：   

输入：
1、 TTL或CMOS
2、 施密特触发器（增加滞后效应）
3、 晶体或RC振荡器单元
4、 增加上拉或下拉器件   

输出：
1、 很多不同的驱动级
2、 漏端开路（集电极开路）
3、 旋转比率控制   

门阵列的门海结构实际上就是一个自由晶体管的海洋，添加特殊单元相对容易。甚至，一些生产商允许使用门海中的晶体管来制成模拟器件。  

总结

从FPGA转换到门阵列时遇到的主要问题，常常在转换之前FPGA中就会看到。好的设计方案将减少FPGA中遇到的问题，并为转换到门阵列的设计做好准备。