利用FPGA实现多路话音/数据复接设备

3．仿真结果分析  

通过在ISE软件中编写UCF文件,把程序下载到xc2vp20-fg676中测试通过,已经作为总体设计的一部分投入使用,并使用正常。在此,对整个设计用Modesim进行仿真一下,并给出结果：当话音输入为图5所示,从0000到0110,写入FIFO时钟如图v_in_buff_w为8kHz,则输出见图6所示,当时钟下降沿促发得empty为0后,下一时钟下降沿所抽取的数据为开始的有效值。   

需要说明的是话音是同步的,必须保证话音输出要连续,确保这个连续性跟定义的帧格式大小以及信道传送的速据速率等因数有关。  

对于异步数据部分需要不断的对empty信号进行判断,以确定下个时钟下降沿抽取的数据是否有效,根据FIFO工作特点输出指示empty为0后,下一个时钟下降沿取得的数据有效,输入数据见图7,相应的输出结果见图8。   

4．总结   

数据复接在多业务通行中应用广泛,它能将多路不同类型的数据流复接成一路高速数据流,通过信道传输,在收端分接出发端对应的数据流,以实现多业务双向通信。数据复接设备的设计方法多样,这里所做的设计方法具有一定的通用性与实用性,给出了同步、异步合路的解决方案,并且介绍了利用DDS进行产生所需时钟的方法。在设计帧结构以及FIFO深度方面,本文也做了较详细的推理。由于在设计数据复接、分解过程中,大量涉及进程概念,时序性很强,所以选用FPGA去完成软过程,这相比其他器件可以进行更有效的时序调整与流水处理技术,进而改善时序电路性能。