基于FPGA的以太网控制器设计

5 综合结果  

本设计采用Verilog语言描述，FPGA芯片使用Altera公司的Stratix-6，整个设计经Synplicity公司的Synplify Pro 8.1综合后，可在Altera公司的Quartus II 4.2下布局布线，最后用Mentor Graphics公司的ModelSim软件进行仿真。表1所列是Syn-plify Pro 8.1综合结果。  

该以太网控制器使用的逻辑单元为2273，占用的存储器资源为9 216 bits，最终的时钟频率可达到101.16 MHz，因此，能够满足100 Mbit／s的速率要求。  

6 结束语  

本文给出了完全用FPGA实现嵌入式以太网控制器的设计方法，该方法只需要外接物理层芯片(PHY)和集成有TCP／IP协议的单芯片(即硬协议)或在嵌入式操作系统中运行TCP／IP协议(即软协议)就可以实现嵌入式系统的高速互联网接入。从而有效地降低成本，减小版面积和布线复杂度，提高整个系统的集成度。因此，该方法具有一定的实际意义。