微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 数字签名算法SHA-1的FPGA高速实现

数字签名算法SHA-1的FPGA高速实现

时间:06-25 来源:互联网 点击:
结束语

实验结果表明,在FPGA的频率为31.42MHz时,数据处理速度为214Mb/s,完全满足设计要求。本设计是课题“因特网协议安全性(IPSec)标准FPGA高速实现”的一部分,设计中还将包括三重DES算法、IDEA算法、高级加密标准AES等。

参考文献
1 Halevi, S. Krawczyk, H.,Public key cryptography andpassword protocols[J].
Proceedings of 5th ACM Conference on Computer and Communications Security, 1998
2 Botting, J.Security on the Internet:Authenticating the User[J].
Telecommunications, 1997
3 Schneier, B.. 应用密码学. 机械工业出版社,1999
4 Jennifer G. Steiner, Clifford Neuman, and Jerrfey I. Schiller. “Kerberos:
An Authentication Service for Open Network Systems.” Proceedings of
the 1988 USENIX Winter Conference, February 1988, Dallas, Texas,
Pages 191-202

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top