基于FPGA的任意时延伪码序列产生方法

5 结束语

本文提出的方法已应用于某空间测控系统，该方法采用类似NCO的方式控制输出伪码序列，通过初始相位的设置产生不同延时的伪码序列，方便进行窄相关的调整；而且本方法对单个累加模块和码表进行复制即可得到多个伪码延时序列，方便完成不同码跟踪环的算法。实践证明，它可以实现任意精度的窄相关延R寸要求，适用范围广。

本文的创新点：提出一种新型基于FPGA的伪码序列产生方法，可产生不同延时的伪码序列。突破了采样率的限制，可满足不同码跟踪环算法的要求。通过设计实现，表明了该方法所耗资源较低，仿真验证了采用该方法的伪码跟踪环路跟踪性良好。

作者：徐颖      来源：《微计算机信息》(嵌入式与SOC)2009年第3-2期