FPGA中嵌入式存储器模块的设计

4 版图实现

我们以全定制的方式完成了该模块的核心版图部分，如图7所示，称之为存储器核。存储单元阵列被分成两部分，由位于中间的译码器和控制电路隔开。图中标示了主要功能模块的相对位置。根据整个FPGA芯片的规划，金属层的分配方案如下：所有逻辑电路使用1至4层金属，5和6层金属则专用于配置层的字线和位线。

该存储器模块最终将应用到一系列FPGA芯片中。为了能与周围通道模块进行无缝拼接，特定的芯片结构对存储器模块的端口位置有特定的要求。因此，需要根据芯片参数对上述存储器核进行布线包装，把与周围模块相连的信号引到相应的位置。为了提高效率，我们采用Synopsys的自动布局布线工具Astro来完成这一布线工作。用脚本命令从记录芯片结构的文件中读取必要参数，生成Astro所需文件，自动布线完成后即得到适用于特定芯片的完整版图，整个过程完全自动化。图8中深色部分即为自动布线后产生的一个版图，四周为FPGA通道模块的示意图(cbx，cby，sb)。


图7存储器核版图


图8一个包装后的完整版图

5 结论

本文介绍了一种0．13微米CMOS T艺下FPGA中嵌入式存储器模块的设计与实现。该模块有两个独立端口，可以配置为只读存储器或静态随机存储器，支持6种数据宽度和3种写入模式。采用行为级和晶体管级协同仿真的方法进行验证，表明电路性能良好。全定制设计完成的存储器核，经过自动布局布线工具的包装，得到了适用于特定芯片的完整版图。

本文作者创新观点：本文设计的字线、位线选择电路实现了配置层对存储单元的初始化功能；独特的预充电电路实现了一个时钟周期内先读后写的流水线模式；用自动布局布线工具对全定制版图进行包装处理的方法，对嵌入式模块的设计有一定的启发性。

作者：张会    来源：《微计算机信息》(嵌入式与SOC)2009年第3-2期