微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > 可重构系统功耗相关的硬件任务调度算法

可重构系统功耗相关的硬件任务调度算法

时间:01-11 来源:互联网 点击:
3 模拟实验及分析

由于当前并没有一个统一的基准用于评价可重构系统功耗相关的调度算法,因此采取了类似参考文献[2]中的模拟实验模型设计了离散时钟的模拟器,模仿实时系统中的时钟滴答以进行任务截止期的检查。然后设计随机任务生成器,生成分别含有1 000、2 000、3 009、4 000、5 000、6 000个Ti(fi,max,ωi,ai,ci,ti,ei,fworking)的任务集,硬件任务的宽度和执行时间也是随机生成的。

假定目标器件为Xilinx Virtex XCV1000,共96列×64行,其中可用于配置硬件任务的动态部分是80列,其他用于操作系统进行通信和I/O。模拟实验中采用的参数如下:任务的最小宽度ωmin=1,Nmax=80,任务的宽度范围ωi为1~80;fmin=20 MHz,fmax=100MHz,所以各个任务的可运行的最大频率fi,max∈[20,25,…,1 000];任务在fi,max频率时的运行时间ti范围为100~1 000 ms。ei范围为20~200 mJ,ei的大小和任务宽度相关。到达时间范围01.5~500 ms,模拟器的时钟滴答设置为500 μs。分别模拟了采用ELST算法和EEHTS算法的任务集的总体运行时间和整体功耗,如图4和图5所示。从图4中可以看到,采用ELST算法的任务运行时间曲线要比采用EEHTS算法的低,这是因为只采用ELST算法时并不改变FPGA的运行频率,FPGA始终使用最高频率运行,显然这种方法的功耗会大于EEHTS算法,实验结果也证明了这点。如图5所示,EEHTs算法虽然牺牲了一些时间性能,但是硬件任务仍然可以在其截止期内完成,并且相对于 ELST算法,硬件任务功耗大约降低了32%。



结 语

在嵌入式系统中,低功耗是非常重要的目标。本文通过对可重构系统中硬件任务调度算法的研究,在对硬件任务调度时加入了对功耗的考虑,动态改变硬件任务运行的频率,从而降低系统整体功耗。

参考文献

1. Marescaux T,Mignolet J Y,Bartic A.Networks on chip as hardware components of an OS for reconfigurable system[C].Proceedings of the 13th International Conference on Field Programmable Gate Array,2003:595-605.
2. 周博,王石记.SHUM-UCOS基于统一多任务模型可重构系统的实时操作系统[J].计算机学报,2006,29:209-218.
3. Xilinx Inc.Virtex RM 2.5V FPGA Complete Data Sheet (allfour Modules)[OL].(2002-02-15).http://www.xilinx.com.
4. Choi S,Jang J W,Mohanty S,et al.Domain-Specific Modeling or Rapid System-Wide Energy Estimation of Reconfigurable Architectures[C].Proceeding of Engineering of Reconfigurable Systems and Algorithms,2002.
5. Bazargan K,Kastner R,Sarrafzadeh M.Fast template placement for reconfigurable computing systems[J].IEEE Design and Test of Computers,2000,17:68-83.
6. Stallings William.操作系统内核与设计原理[M].魏迎梅,等译.4版.北京:电子工业出版社,2002:233-234.

作 者:李冉,郭兵(四川大学) 沈艳(电子科技大学) 来源:《单片机与嵌入式系统应用》2009(9)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top