基于Spartan-3A DSP的安全视频分析
时间:05-01
来源:互联网
点击:
图2:Dual-MicroBlaze(r) System-on-Chip(SoC)架构MVE引擎协处理器框图。
从功能的观点来看,MVE解决方案由三层组成,将接收标准/高清晰视频流作为输入数据,然后生成事件检测元数据。生成的元数据提供目标/事件跟踪和分类支持,同时将一些用于调试目的的图像流也作为分析输出。我们的功能模块要么通过运行在MicroBlaze处理器上的嵌入式软件实现,要么就以专用IP内核方式实现。我们将这些专用硬件加速器置入FPGA构造,这些加速器构成的加速器链就组成了C-MVA分析协处理器。
图3:视频分析算法组织的框图。
图4:MVE分析引擎、InstantVision和驱动软件。
为真正发挥FPGA视频分析系统的全面潜力,我们需要将视频加速引擎集成到嵌入式系统中。我们预见到几个性能瓶颈,因此设计小组开始采用VHDL进行一组加速器的早期开发。作为赛灵思ISE设计套件和嵌入式开发套件(EDK)的一部分,代码剖析器帮助我们进一步确定性能瓶颈并开发设计所需要的所有加速器模块。表2提供了系列IP内核的全面列表。
表2:为第三代MVE / C-MVA开发的专用硬件加速模块IP内核系列。
我们的IP内核开发流程包括一个通用的标准外设模块开发流程,用于基于PLB46MPMC-OPB的回传。这些外设包括单端和多I/O原型(SIMO、MIMO、MISO模型),支持我们为要求苛刻的图像流处理算法灵活创造多线程协处理器流水线。在设计和定制不同分析引擎的过程中,通过近乎任意次序对IP内核进行组合和配置,我们达到了这方面的要求。
MVE分析引擎由InstantVision嵌入式软件模块以及构成C-MVA分析协处理器的硬件加速器组成。我们在一片Xilinx Spartan-3A-DSP 3400AFPGA中实现了MVE的原型,并创建了SoC参考设计。其中包括所有通信和数据流所需要的I/O功能(参考图2了解完整的硬件固件框图)。这一完整的SoC参考设计使用了91%的逻辑片资源、81%的块RAM和32%的DSP逻辑片,不仅包含MVE分析引擎,还包括所有支持I/O模块。
图5:完整的硬件-固件-软件参考设计。
在单个时钟周期内,我们设计的CMVA协处理器中所有IP内核可以完成所有相关处理。这一功能与异步FSL接口相结合,系统集成商能够利用来自系统其它部分的不同时钟域来驱动C-MVA协处理器。这样做可以让C-MVA在较低的像素时钟频率中运行,同时利用更高频率的内部系统时钟来驱动主干(backbone),从而在保证系统性能要求的同时大大降低功耗。
定制、封装和系统集成
为验证并进一步开发这一系统,我们创建了一个包括所有软件层在内的安全/监控应用,允许用户在系统的不同层面快速集成我们的产品(参见侧栏)。完整SoC设计在单个参考设计中包括硬件IP内核、固件和软件,请见图4。
我们可在硬件、固件和软件组件等不同层次进行灵活定制以组成系统集成。服务器级的定制包括FPGA中的可定制SoC设计,而在客户(配置)一级,则可在WIN32 或 .Net API层进行修改。这种架构使我们及客户可快速实现不同配置和测试接口的原型。
用户可以在UART或TCP/IP上实现客户-服务器(C/S)通信,从而提供灵活的配置管理、性能精细调整、状态监控和固件升级。
尽管刚刚完成第二代产品,但我们已经开始考虑第三代产品的要求。根据在这一项目中取得的经验,我们在新一代产品中会着重考虑赛灵思的FPGA器件,特别是赛灵思公司正在致力于利用最先进的工艺技术推出更可靠更先进的新器件和DSP功能。
作者:
Csaba Rekeczky,
联合首席技术官兼副总裁
rcsaba@eutecus.com
Eutecus公司
Akos Zarandy
联合首席技术官兼副总裁
zarandy@eutecus.com
Eutecus公司
Joe Mallett
高级产品线经理
jmallett@xilinx.com
赛灵思公司
DSP 赛灵思 PCB 德州仪器 SoC 嵌入式 FPGA 机器视觉 VHDL ARM Xilinx 相关文章:
- 基于FPGA的片上系统的无线保密通信终端(02-16)
- 基于Virtex-5 FPGA设计Gbps无线通信基站(05-12)
- FPGA作为协处理器在实时系统中的应用(04-08)
- 学习FPGA绝佳网站推荐!!!(05-23)
- 我的FPGA学习历程(05-23)
- 赛灵思新版视频入门套件加快视频开发速度(05-29)