微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > FPGA和CPLD > FPGA 上同步开关噪声的分析

FPGA 上同步开关噪声的分析

时间:04-05 来源:互联网 点击:
可能的解决方法

1.可编程的电流强度

可以设置输出管脚的驱动电流强度值, 使用较小的电流值,会相应的降低SSN 噪声。这个方法要在保证信号完整性质量的情况的条件下使用。

2.可编程的信号斜率

Stratix IV的输出驱动可以可编程的输出斜率控制,这样可以配置低的噪声或者高速的性能。更快的斜率提供高速的翻转满足高性能的系统要求。慢的斜率有助于减少系统噪声,但是增加了一定的上升沿和下降沿的延迟。每一个输出管脚都有独立的边沿控制允许针对每一个输出定制斜率。

3. 可编程输出延迟

Stratix IV 器件在每一个单端输出驱动器也支持输出延迟。输出延迟链独立的控制每一个输出驱动器的上升沿和下降沿延迟。可以将同一个时钟沿翻转的管脚分成几组不同的延迟输出,有助于减少同步切换噪声。这个方法是在使用时序的余量来优化噪声。

4.合理的端接

合理的端接有利于减少反射,从而减少串扰的影响。Stratix IV器件的动态串行和并行端接可以提供阻抗匹配和端接能力。片内端接提供了比片外端接更好的信号质量,减少了寄生参数,同时减少板的面积也降低了成本。

5.软地和软电源

另外,未用的输入输出管脚散布在翻转的管脚之间,未用的管脚的状态会影响整体的SSN性能。把这些未用的管脚在单板上连接到平面或者电源平面有助于减少SSN 噪声。这种未用管脚的设计一般称为软地。

结论

Stratix IV 器件不仅提供了很好地性能和很大的容量,而且提供了多样的方法应对SSN噪声的挑战。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top