基于DSP+FPGA+ASIC的实时图像处理系统

3.1 FPGA模块

FPGA内部逻辑结构框图如图2所示。



图2 FPGA内部逻辑结构框图

FPGA主要完成以下几方面的工作：图像数据接收逻辑，图像数据预处理模块，输入缓存FIFO，DSP接口控制逻辑，ASIC接口控制逻辑，DPRAM接口控制逻辑，算法处理模块。

(1) 图像数据接收逻辑：根据探测器输出的数字视频信号的场同步，行同步以及时钟信号，发送控制信号接收图像数据。

(2) 图像数据预处理模块：对接收的图像数据进行非均匀性校正和图像增强等预处理。

(3) 输入缓存FIFO：由FPGA内部配置输入缓冲存储器FIFO。预处理后的图像数据可以连续不间断地写入FIFO中，以供DSP读取进行后续的图像处理。

(4) DSP接口控制逻辑：DSP 接口时序控制逻辑必须严格按照TMS320C6414的EMIFA

可编程同步接口的时序来编写，并且满足相应的建立保持时间要求。DSP启动EDMA通道

读取红外图像数据，通过FPGA的内部FIFO进行连续的图像传输。

(5) ASIC接口控制逻辑：按照ASIC芯片的时序编写其控制逻辑，将图像数据导入ASIC

芯片进行图像多级滤波处理。

(6) DPRAM接口控制逻辑：编写DPRAM的控制逻辑，将DSP 处理后的数据通过FPGA传输到DPRAM中存储。

(7) 算法处理模块：根据具体算法的需要，协同DSP完成算法中速度要求高，结构不太复杂的运算。

3.2 DSP模块

DSP主要完成红外小目标的检测和跟踪算法，功能如下：

(1) 启动EDMA通道不断读取FPGA输出的红外图像数据。

(2) 对输入的红外图像数据，运行目标检测和跟踪算法，检测运动目标，并确定其方位。

(3) 与FPGA建立连接，将算法中比较规则的运算交给FPGA处理。

(4) DSP将处理后的运算结果通过FPGA传输至DPRAM中存储。

3.3 ASIC模块

ASIC芯片从FPGA中接收预处理后的图像数据进行处理，处理后的三路数据同步写入内部三个同步FIFO，DSP可以根据需要选择输出多级滤波处理后的结果，进行后续算法的处理。

4．实验结果与分析

实时红外图像处理板已成功应用于多个红外探测系统中，效果良好。图3为实验时采用

高德IR108D探测器获得的原始红外图像，图4为经过多级滤波处理后标识的图像，图5为经过目标检测算法处理后输出的跟踪图像。可以看到，该系统能够实时检测并跟踪红外图像中的运动小目标。



图3 原始红外图像



图4 多级滤波处理后标识的图像



图5 目标跟踪图像

5．结语

本文使用高性能的DSP（TMS320C6414），可编程逻辑器件FPGA（Stratix系列的EP1S10）

和专用ASIC多级滤波芯片，提出了DSP + FPGA + ASIC的图像处理平台架构，设计了处理

能力强、接口可靠稳定的红外图像处理系统，并在系统中实现了非均匀性校正、小目标检测等算法。实验测试表明，该实时红外图像处理系统对每场320×240有效像素，每个像素14bit，场频50Hz的输出数字视频信号能够进行实时处理，对视场中的运动小目标完成检测和跟踪功能，满足系统主要性能指标要求，成功应用于红外探测系统中。

本文作者创新点：采用自主研制的ASIC芯片对红外图像进行多级滤波处理，速度快，可靠性好，为DSP后续的目标检测跟踪算法节约时间。