电源完整性关键设计实现介绍

)； Dk = 介电常数。

这种情况为50Gbps讯号传输带来了巨大挑战。例如，在最坏情况下，非反相讯号走线可能穿过玻璃纤维但没有穿过环氧树脂，而反相讯号的走线可能穿过很多树脂区域。结果，由于反相讯号遇到不断变化的传播延迟，非反相讯号与反相讯号之间的相位差在接收端一般会远远小于180o。上升端和下降端之间的大偏移或错位，导致眼图宽度和高度减少，而且，接收端会出现高误码率。因此，解决办法就是采用更密集的纤维编织。

一旦按照上述关键实践完成了印刷电路板布局设计，布局档将导入Keysight EMPro进行3DEM模拟。选择图13中突出显示的8英吋长差分走线进行s参数抽取，将其导入Keysight ADS进行布局后PAM4通道仿真。图14中的插入损耗曲线显示提取的差分走线符合规定的阈值，即在14GHz时低于10dB；在28GHz时低于20dB。

图13 选择差分走线用于3DEM模拟。

图14 印刷电路板上所选PAM4差分走线的插入损耗曲线。

图15显示使用Keysight ADS生成的通道分析拓扑，两个25GBaud/s的PAM2讯号注入压控电压源以生成PAM4讯号。PAM4波形的传播路径为：发射端封装、8英吋PCB走线(即图13中显示的传输线)、接收端封装，最后是接收端。在发射端，讯号幅度和上升/下降时间分别为1.2Vpp和16ps。

图15 使用Keysight ADS在25GBaud/s下进行布局后PAM4通道仿真。

PAM4讯号的最小眼宽和眼高分别为1/4单位间隔(即25GBaud/s数据速率下为10ps)和50mV。如图16所示，PAM4眼图有4个数字幅度电平，因此有3个眼图。在启用决策回馈均衡(DFE)前，接收端讯号的眼高和眼宽分别为60mV和14ps，一旦启用接收端的6接头DFE，眼图几乎变大一倍(即140mV眼高和23ps眼宽)，结果符合指南中的技术指针。均衡方案的选择和接头的调节很大程度上取决于通道的插入损耗或频率响应。本文进行了多次尝试来获得更好的开眼结果。

图16 从图15中的通道仿真结果得到的接收端眼图。

实施50Gbps PAM4物理层链路时必须严格要求，确保在高速收发器之间实现稳定的通讯。