面对EUV光刻技术，芯片制造商如何权衡复杂分类

光子数量的变化是有问题的。 "我们有更高能量的光子，但还不够。因此，我们有线宽粗糙度和线边粗糙度（图案），"TEL技术人员资深成员Ben Rathsack说。 （LER被定义为特征边缘与理想形状的偏差。）

如果这还不够，变化也可能导致其他问题。 Imec高级图案部门主管Gregory McIntyre表示："我们将在成像中成为挑战第一的是极端粗糙度事件或纳米桥接，断线和合并或漏洞等场合的随机故障。

因此，在EUV曝光过程中，扫描仪有时无法解决线路，空间或联系人。或者进程可能导致线路断开或联系人合并。

薄膜问题

除了阻抗，还有其他问题，即EUV光掩模基础设施。光掩模是给定IC设计的主模板。面膜开发之后，它被运到制造厂。将掩模放置在光刻工具中。该工具通过掩模投射光，这又掩模在晶片上的图像。

多年来，该行业一直在制造EUV面罩，尽管这个过程仍然具有挑战性。 KLA-Tencor标线制品部总经理Weston Sousa表示："面罩行业正在加大EUV标线的开发力度。 "挑战众多，从空白质量和CD均匀性到图案缺陷和修复。"

成本和收益也是问题。 "这是我担心的面具，"GlobalFoundries的巴顿说。 "面罩本身存在缺陷，制造时面罩有缺陷。"

来自最近eBeam倡议调查的数据显示，总体面罩产量处于健康的94.8％，但EUV面罩产量下降了约64.3％。

并且在每个节点处，掩模缺陷变得越来越小，难以找到。 "缺陷标准在早期循环中更为松动。随着时间的推移，它将进入HVM级别。英特尔®嵌入式光罩单元Intel Mask操作系统的面罩技术总监Jeff Farnsworth表示，HVM级别肯定不会松动。

另外，三星的研究人员Heebom Kim表示，EUV掩模比复杂的光学掩模贵8倍。但是随着EUV进入HVM，根据ASML的说法，EUV掩模的成本可能会下降到光学成本的三倍以上。

光学和EUV掩模是不同的。在光学上，掩模坯料由玻璃基板上不透明的铬层组成。

相比之下，EUV掩模空白由衬底上的40至50个交替的硅和钼层组成。在光学和EUV中，掩模毛坯被图案化，形成光掩模。

面具制造商希望实现两个目标。首先是生产无缺陷的EUV面罩。然后，他们希望防止缺陷登陆面具。在这种情况下，来自扫描仪或其他过程的颗粒可能无意中落在掩模上。

如果在曝光阶段在EUV扫描器的掩模上存在缺陷，则它们可以在晶片上印刷，从而影响芯片的产量。

通常，面膜制造商正在制造无缺陷的面罩方面取得进展。防止颗粒着色在掩模上是不同的事情，并且涉及掩模基础设施中的关键部分 - 防护薄膜。防护薄膜组件作为面罩的防尘罩。

图5：原型薄膜。来源：ASML

不久前，业内人士坚持认为，EUV扫描仪可以在没有防护眼镜的环境中处理干净的环境。然后，芯片制造商改变了他们的立场，表示不会保证EUV扫描仪或其他工具在流程中保持100％的清洁。没有防护薄膜制造商说，EUV面罩容易发生颗粒和缺陷。

所以行业开始开发EUV防护薄膜。用于光学掩模的防护薄膜基于薄聚合物材料。相比之下，唯一的EUV防护薄膜供应商ASML开发出了仅50纳米厚的多晶硅型EUV防护薄膜。

在操作中，当EUV灯击中防护薄膜时，膜的温度将从600摄氏度升高到1000摄氏度。

问题是防护薄片是脆的。在这些温度下，有些人担心EUV防护薄膜可能会在加工过程中恶化，造成EUV面罩和扫描仪的损坏。

到目前为止，ASML的EUV防护薄膜已经用140V的EUV电源进行了测试。但是，防护薄膜将如何反应250瓦特源仍然不清楚。

应用材料面具和TSV蚀刻部门的技术人员和CTO主要负责人Wu Banqiu说："对于机械强度和应用性能，EUV薄膜有一些挑战。 "防护薄膜吸收一些EUV能量。这种能量会导致防护薄膜的温度升高。防护薄膜也存在于真空中。这意味着自然对流冷却非常低。天然的热转移非常困难，因为防护薄膜太薄了。"

总而言之，关于在HVM中使用多晶硅薄膜，如果不怀疑，仍然存在一些不确定性。所以现在，行业正在改变调整和考虑两个选择 - 等待一个HVM防护薄片或没有他们开始生产。

英特尔表示，如果没有防护眼镜，它将不会进入EUV生产。英特尔的Farnsworth说："我们正在积极地研究它。

然而，该行业正在对冲它的投注。至少在初期，许多人也在考虑计划进入EUV生产而没有防护眼镜。

在理论上，使用EUV，芯片制造商可以处理没有防护薄膜的接触和通孔。 "对于那些人来说，不需要一个防护薄膜，因为关键区域较小。因此，造成问题的粒子的风险较小，"GlobalFoundries Patton说。

但是有一些后果。即使EUV扫描仪是干净的，不需要的颗粒也会粘在掩模上。

因此，如果芯片制造商在没有防护膜的情况下投入生