机载低相位噪声X波段频率合成器的研究
LVCO(1)=10log(antilog(LVCO/10)
+antilog(PN supply/10)
+antilog(PN tune/10))=
-106.7dBc/Hz
芯片相位噪声等于-107dBc/Hz。如果PLL带宽设为200kHz,那么将会在200kHz频偏处产生一个3dB的过冲。因而把PLL带宽设为350kHz,为。
图13所示为10kHz分辨率带宽、带宽跨度为2MHz测量所得合成器输出频谱。与仿真结果相比,在300到1000kHz频偏范围内有额外的相位噪声。由式1来看,相位噪声响应在350kHz以上应该有一个-20dB/十倍频程的斜坡。然而途中曲线在300-600kHz范围内是恒定值。这一效应由于运算放大器和充电泵PSRR在300-600kHz波段内减小。
图13、合成器输出频谱
谐波抑制器
接下来的问题就是如何获高效率,低谐波电平。当产生饱和的高谐波分量时放大器效率最大。谐波滤波器(12)包含带开路短截线的微带线。它们的长度为1.5倍、2倍和3倍FOUT频率对应波长的1/4,间隔为FOUT波长的1/4。传输线放置在12.5GHz截止频率波导宽面。波导的窄面放置一个吸收器,其上有全部短截线的末端。短截线发射出来的大谐波信号被迅速吸收。插入损耗在FOUT、2FOUT和3FOUT处分别为3dB、36dB和40dB。测量得到的二次谐波水平为-48dBc,三次谐波水平小于-55dBc。输出功率为+13dBm,总功耗为2.3W。
微音效应的抑制
抑制微音效应对机载设备非常重要。瓷片电容存在压电效应。如果将它们应用在高阻电路,如VCO调谐端,中则成为微音调频源。由于100Hz处的共振,激励VCO调谐端0.13V的压电电压会产生-30dBc输出杂散。铁氧体微波隔离器也存在微音效应。因为它们均是VCO的负载,所以成为微音调频源。
必须量由调谐端口,供电端口和和负载反射系数调制产生的VCO低频率调制PLL抑制。对于固定和可调PLL,调谐端口的调频测量都是很容易的。首先,通过把充电泵设置为三态使PLL不工作。在VCO调谐端利用一个大电阻输入小幅正弦信号。由此测量出自激励状态下杂散相对水平。下式给出
其中Um和Fmod为调谐端口的调制信号的幅度和频率。然后把PLL置于工作状态,测量出此状态下的相对杂散水平,式子给出如下:
其中s=j2Fmod。20表示PLL调频抑制。其分别对固定和可调PLL计算。相位项(1+G(s))也计算得出。图14、15给出仿真结果。在500Hz处有一个大约为100dB的调频抑制。在这样低的电平上测量会非常困难的,于是在实际测量中采用Fmod=20kHz。对于两个PLL测量出来的调频抑制均为37-39dB。这与仿真结果大致相同。
图14、固定PLL的调频响应仿真
图15、可调PLL的调频响应仿真
结论
本文介绍了机载频率合成器的实用设计。一种混合合成器结构可以使芯片相位噪声性能提升8dB。最佳的实用合成器结构对来自所有源的杂散进行抑制,使其输出水平小于-64dBc。计算了这些杂散的水平,并且讨论了杂散抑制方法。最佳的供电单元结构使设计具有功效高、杂散低和体积小的特点,但在300-600kHz频偏范围内有一个较低的来自供电电源的额外相位噪声。仿真和测量了PLL调频抑制。- 仿真设计X-波段频率合成器(06-30)
- 基于AD9898的UHF频率合成器方案(08-15)
- 基于ADF4360-4的GPS信号源设计(08-25)
- 新型GPS信号源的设计方案(08-28)
- 于FPGA的跳频通信频率合成器设计(02-07)
- 基于DDS驱动PLL结构的宽带频率合成器设计(06-16)