机载低相位噪声X波段频率合成器的研究

与整数N PLL相比有4dB的性能提升，这是因为在小数N PLL中的也比整数N PLL中大4dB。

混合型合成器

另一个使合成器工作在分数N模式下的方法是采用能够进行频率转移的混合合成器结构，如图7所示。这种结构包含第一种拥有最大允许值的固定整

图7 带频率转移的混合合成器结构

数N PLL和第二种可调整的整数N PLL。这些信号源的信号通过混频器、滤波器和倍频器混合。最终输出频率为：

其中、分别为第一和第二种PLL的频率。固定PLL的鉴相频率为100MHz，达到了的最大允许值。可调PLL的鉴相频率为输出频率的一半或10MHz。

式22表示FPD=100MHz时"真"小数N PLL。式22中的系数为：

其中int（x）为变量x的取整运算。

由于第一、第二PLL芯片相互独立，其输出的相位噪声相互独立。因此，如果两个噪声相同，他们合并将得到最小值为：

两个PLL均采用ADF4107，因为它都具有最小的PN基。因此有

，那么有。

为了产生并且保持ADF4107的最小输入频率（1.0GHz），可以得到，=105…125。于是由式24、25有INT=34+10…12=44…46，FRAC=0…9

因此PLL频率值为=3400MHz，=1050…1250MHz。

固定PLL的性能仿真采用Hittite Microwave公司的HMC389LP4。第一和第二个PLL的相位噪声与频偏之间的关系如图8、9所示。

图8 固定PLL的相位噪声仿真

图9 可调PLL输出相位噪声仿真

芯片相位噪声约等于-107dBc/Hz。两个芯片的输出相位噪声相互独立，在4.45-4.65GHz内合并后比之前大3dB，为-104dBc/Hz。等于-104+6=-98dBc/Hz。这比整数N PLL的性能提升8dB，这是因为混合合成器中FPD比整数N PLL大10dB，而合并后性能损失只有3dB。在频偏100Hz处，两个PLL和合并以后的相位噪声可以由以下式子获得：

，

，

等于-81.9+6=-75.9dBc/Hz。这与整数N PLL的相同，这是因为两个合成器内总的参考频率倍频系数相同。可以看到无论什么结构都不能够提升参考源相位噪声，但混合合成器使PLL芯片输出相位噪声性能提升了8dB。

实际频率转移结构

频率转移结构存在两个缺点--混频器输出电平低和混频器杂散相对电平高。图10给出了改良的实际结构。HMC429LP4 VCO（1）产生一个4.45至4.65GHz的信号。拥有+14dBm功率的信号经过隔离器（2）和场效应管放大器（3）后，被功分器（4）分成2个部分。第一部分通过一个隔离器（5）进入场效应倍频器（6）。第二部分通过隔离器（13）作为LO进入Hittite Microwave公司的双平衡混频器HMC213MS8（14）。

图10 实际频率转移结构

固定3.4GHzPLL包含一个HMC389LP4 VCO（18）、隔离器（17）、功分器（16）、ADF4107PLL芯片（20）和无源三极环路滤波（21）。功分器（16）输出的3.4GHz信号经过谐波滤波器（15）进入混频器（14）RF输入端，信号功率为-10dBm。混频器（14）把4.45GHz到4.65GHzLO频率转换到1.05至1.25GHz IF频率。然后功率为+2dBm的该IF信号经过低通滤波器（19）和一个MMIC放大器（24）进入ADF4107 PLL芯片。可调1.05至1.25GHz PLL包括一个芯片（25）、有源三极环路滤波器，成为"虚拟VCO"，它的灵敏度和相位噪声与HMC429LP4 VCO相似。信号经过倍频器（6）以后，通过隔离器（7）输入到带通滤波器（BPF）（8）中。然后通过隔离器（9）进入二级FET放大器（10）。信号经过放大后功率为+16dBm，它再通过隔离器（11）和谐波滤波器（12）到达输出端，此时功率为+13dBm。从外部100MHzOCXO输入的参考源信号经过放大器（22）放大后输入PLL芯片（20，25）。频率控制TTL信号输入至Analog Devices公司的ADuC814 微转换器（23）。然后把控制比特信息写入PLL芯片。

图11 合成器输出频谱测量值

这种结构与之前介绍的结构有两个不同点。首先，4.45至4.65GHz信号由更高功率的VCO产生，作为混频器LO。其次，混频器在这里的作用相当于下变频器，对于3.4和1.05-1.25GHz信号，它均以更低功率运行。其结果是使倍频器器输入端希望得到的信号功率更高无用信号的功率更低。这一结果非常重要，因为倍频器会产生高阶杂散，这些杂散在BPF（8）带宽内会增大。图11给出HP8592频谱分析仪测量出来的合成器输出频谱，该频谱分析仪的带宽解析度为3kHz。合成器输出端连接一个6dB衰减器。在20-100kHz频偏内测量出来的平均噪声大约等于-63dBc。因而以dBc/Hz为单位的平均噪声给出如下：

这很符合理论结果-98dBc/Hz。

实际应用结构中的杂散抑制

在实际应用结构中存在三种杂散源-混频器、倍频器和PLL充电泵。混频器（14）在LO输入端有一个-33dBm、3.4GHz的RF泄露信号。隔离器（13）把该信号衰减至-50dBm。倍频器产生一个具有很高带宽的高次杂散，