PLD和FPGA有什么区别与联系？PLD高速通讯USB转移技术分析

　　PLD和FPGA有什么区别与联系？

　　PLD（Programmable Logic Device）是可编程逻辑器件的总称。早期的PLD多属于EEPROM或乘积项（Product Term）结构。FPGA（Field Programmable Gate Arry）是指在线可编程逻辑阵列，最早为Xilinx公司推出。多为SRAM框架或查表框架，需外接配置用的EPROM下载。Xilinx将SRAM框架或查表框架，需外接配置用的EPROM下载的PLD称之为FPGA。把Flash、EEPROM框架或乘积项框架的PLD称为CPLD。 Altera把自己的PLD产品MAX系列/FLEX/ACEX/APEX系列称为CPLD。由于FLEX/ACEX/APEX系列也是SRAM型，需外接配置用的EPROM下载，很多人把Altera的FLEX/ACEX/APEX系列产品也称为FPGA。

　　PLD高速通讯USB转移技术分析

　　可编程逻辑器件（PLD）是20世纪70年代在ASIC设计的基础上发展起来的一种划时代的新型逻辑器件。自PLD器件问世以来，制造工艺上采用TTL、CMOS、ECL及静态RAM技术，器件类型有PROM、EPROM、 E2PROM、FPLA、PAL、GAL、PML及LCA等。PLD在性能和规模上的发展，主要依赖于制造工艺的不断改进，高密度PLD是VLSI集成工艺高度发展的产物。80年代末，美国ALTERA和XILINX公司采用EECMOS工艺，分别推出大规模和超大规模的复杂可编程逻辑器件（CPLD）和现场可编程逻辑门阵列器件（FPGA）。这种芯片在达到高集成度的同时，所具有的应用灵活性和多组态功能是以往的LSI/VLSI电路无法比拟的。自从跨入90年代以来，可编程逻辑器件CPLD/FPGA得到了飞速发展，向高集成度、高速度和低价位方向不断迈进;不仅具有电擦除特性，而且出现了边缘扫描及在线编程等高级特性;其应用领域不断扩大，可用于状态机、同步、译码、解码、计数、总线接口、串并转换等很多方面，而且在信号处理领域的应用也活跃起来。使用CPLD可以提高系统集成度、降低噪声、增强系统可靠性并降低成本。

　　本文主要介绍ATMEL公司的CPLD芯片ATF1508AS的特点及应用。ATF1508AS是利用ATMEL成熟的电擦除技术实现的高性能、高密度的复杂可编程逻辑器件（CPLD），与ALTERA公司的EPM7000系列引脚完全兼容;可以将EPM7000的POF文件转换为适合ATF1508AS的工业标准JEDEC编程文件，下载到ATF1508AS芯片中。

　　1 ATF1508AS的特点

　　ATF1508AS是利用ATMEL成熟的电擦除技术实现的高性能、高密度的复杂可编程逻辑器件（CPLD）。它有128个逻辑宏单元和最大100个输入，能很容易地集成一系列TTL、SSI、MSI、LSI和传统PLD的逻辑功能。ATF1508AS的增强型路由开关矩阵增加了可用的门数和设计改变时引脚锁定的成功率，这是非常重要的。ATF1508AS有96个双向I/O引脚和4个输入引脚。这4个输入引脚也可以用于全局控制信号、全局寄存器时钟、全局复位和全局输出允许。

　　128个宏单元中的每一个都产生一个隐藏的反馈回路到全局总线，每一个输入引脚、I/O引脚也都汇入全局总线。每个逻辑块的开关矩阵从全局总线中选择 40个独立的信号，每一个宏单元也产生一个返送逻辑项到局部总线。宏单元之间的级联逻辑可以快速有效地实现复杂的逻辑功能。ATF1508AS包括八个这样的逻辑链，每一个都能通过扇入最多40个乘积项实现逻辑项求和。

　　ATF1508AS是在系统编程（ISP）器件。它用工业标准的4脚JTAG接口（IEEE标准1149.1），完全与 JTAG的边界扫描描述语言（BSDL）兼容。ISP允许器件不用从印刷电路板上拿走就可编程;除简化生产流程外，ISP也允许通过软件进行设计修改。

　　ATF1508AS的引脚保持电路提供对所有输入和I/O引脚的设置。当任何引脚驱动到高电平或低电平，紧接着引脚被悬空时，引脚将保持先前的高电平或低电平状态。这种电路防止没有用到的输入和I/O线悬空而成为中间的电压值，这会导致不必要的功耗和系统噪声。引脚保持电路去除了对外部上拉电阻的需要和直流功耗。

　　ATF1508AS的加密特性可以保护ATF1508AS的设计内容。两个字节（16位）的用户信号可被用户存取，能存放工程名、部件号、版本或日期等，而且用户信号的存取不受加密熔丝的状态影响。

　　ATF1508AS具有上电复位特性。在上电期间，所有的I/O引脚将为三态，直到VCC到达上电电压，这样可防止在上电期间发生总线竞争。ATF1508AS的寄存器设计成在上电时复位，从VCC上升到VRST后的微小的延时，所有的寄存器将复位到低电平，输出状态要根据缓冲器的极性设置。这种特性对于状态机的初始化是比较关键的。

　　2 ATF1508AS的宏单元

ATF1508AS的宏单元如图1所示。它的宏单元非常灵活，足以支持高复杂逻辑功能并且高速工作。宏单元包括五个部分：乘积项和乘积项选择多路复