综合详细分析电磁兼容分层

射和交扰的减小都是有利的。

　　（4）避免印制电路板导线特性阻抗的不连续性，保证特性阻抗连续，必须做到迹线宽度不要突变、导线不要突然拐角，同層的佈線的寬度必須連續，不同層的走線阻抗也必須連續。

　　（5）檢查信號線的長度和信號的頻率是否構成諧振，即當佈線長度為信號波長1／4的時候的整數倍時，此佈線將產生諧振，而諧振就會輻射電磁波，產生骚擾。

　　2. 高速数字电路设计

　　在电子系统中，需要各种长度的走线。在这些走线上，信号从线的始端传输到终端，需要一定时间。也就是说，信号存在延时。这种延时，在低速系统中可以忽略；但在高速系统中，则不能被忽略。高速PCB设计还需考虑当信号在导线上传输时，如果传输线与始端阻抗或终端阻抗不匹配，将会出现电磁波反射现象，使信号失真，产生干扰脉冲，影响系统运行。

　　所谓高速PCB，是从数字电路的角度说的，而对于模拟电路的PCB，则是高频问题。高速指的是信号的边缘速率高，而不一定是时钟频率高，可以这么说：时钟频率低的PCB，不一定不是高速PCB，而时钟频率高的PCB，则一定也是高速PCB。一旦把所设计的PCB当作高速PCB来设计后，就需要考虑高速信号的传输、端接、串扰等问题，如果不这样考虑，不进行高速信号的完整性设计，PCB的工作可靠性可能就不能保证，甚至无法正常工作。而对于普通PCB，不去考虑高速的影响，则没有关系。

　　信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量及信号定时的准确性。即在要求的时间内，信号能以要求的时序、持续时间和电压幅度作出响应，不失真的从源端传送到接收端，则该信号是完整的。所以，信号完整性分析是以电压波形为主的分析。

　　时序是高速系统的核心问题。如果定时不准确，则不能得到准确的逻辑。信号传输时，任何发生在驱动端，互连线或接收端的延时或波形畸变都会导致传输失败。

　　破坏信号完整性的原因有：所使用的芯片切换速度过快；端接元件布设不合理、电路互连不合理以及传输线、过孔等引起的阻抗不连续；线距过小引起的串扰以及尖峰电压等都会引起信号完整性问题。信号完整性问题包括反射、串扰、过冲、振荡、时延和电磁骚扰发射等。信号完整性分析的目标是保证可靠的高速数据传输。高速数字系统设计成功的关键在于保持信号的完整性。从广义上讲，信号完整性问题指的是在高速产品中，互连线引起的所有问题。它主要研究互连线与数字信号电压电流波形相互作用时，如何影响产品性能。信号完整性问题包括：

　　反射信号Reflected signals

　　延时和时序错误Delay & TIming errors

　　过冲与下冲Overshoot/Undershoot

　　振铃Ringing（多次跨越逻辑电平门限错误False switching ）

　　串扰Induced Noise （or crosstalk）

　　电磁辐射EMI radiaTIon

　　为了实现信号完整性，必须缩短 S 并进行阻抗匹配，阻抗匹配方法有：串联电阻、并联电阻、戴维南网络、RC网络、二极管阵等。

　　第二层 接地设计

　　一．接地设计是重在治本的重要一层。

　　1.接地是指将一个电路、设备、分系统与参考地连接，目的在于提供一个等电位点或面。接地必须有接地导体和参考地才能完成。

　　2.参考地的含义是广泛的，可以是大地，也可以是起大地作用的，有足够面积的导体。如飞机或船舶的壳体，机柜的柜体等。理想的参考地是一个零电位、零阻抗的物理体。能为电路或系统提供基准电位；能抑制产品内部产生的电磁骚扰以及外部进入产品的电磁骚扰；并能为电流流回源提供一条低阻抗路径。

　　3接地是一个系统概念。电流幅值和频率是两项关键因素。对接地分类是为了选择接地体及其连接方式。

　　接地分类 接地电流幅值 接地电流频率范围

　　信号地 （回流地） 几mA-几A 直流-GHz

　　电源地 几mA-几A 《50-60Hz

　　保护地 （安全地） 10A-1000A 《50-60Hz

　　防雷地 《240kA 200kHz-500MHz

　　参考地 （EMI地） μA-A 直流-微波

　　参考地任务之一是为EMI电流提供一个受控抑制通道。关键是在极宽的频率范围内保持低阻抗。

　　防雷地是提供一条将雷电电流通入大地的受控通道。关键是同时维持低电阻和低电感，并且提供充分的瞬态电流容量。

　　安全地（保护地 ）主要是为了保护人身安全。通常将金属壳体接地，出现故障时确保故障电流流入大地。

　　电源地的主要问题是维持低阻抗，并提供足够的电流容量。

　　信号地（回流地）为信号提供一个回流通道

　　二．接地方式

　　1.悬浮地

　　信号电平较大或接近时，该模块应接系统地，信号电平较小或相差大时，低电平信号模块应接悬浮地。

设备悬浮地