赛灵思FPGA设计技巧与应用创新（二）

前面的博文中已经提到了基于Sigma-Delta ADC采样的数据采集系统，并详细说了Sinc3抽样滤波器的设计方法，在有详细介绍。后来将前面的ADC也做了PCB板，这样就构成了一个完整的基于FPGA的Sigma-Delta数据采集系统。
从调制器编码理论的角度看，多数传统的模数转换器均属于线性脉冲编码调制(LPCM，Linear Pulse Code ModulaTIon)类型，如并行比较型、逐次逼近型等。这类模数转换器根据信号的幅值大小进行量化编码，一个分辨率为n的ADC可以将其量程范围分为2的n次方个不同的量化等级，而实现2的n次方个不同的量化等级需要相当复杂的电阻(或电容)网络和高精度的模拟电子器件。随着位数n升高时，比较网络的实现会变得越来越困难，因此限制了模数转换器分辨率的提高。同时，集成度、温度变化等因素对高精度的模拟电子器件会产生影响，进一步限制了转换器分辨率的提高。
ADC与传统的LPCM型ADC不同，它不是根据信号的幅值直接进行量化编码，而是根据前一采样值与后一采样值之差(即增量)进行量化编码，从某种意义上来说它是根据信号的包络形状进行量化编码的。 ADC名称中的Δ表示增量，Σ表示积分或者求和。由于 ADC采用了极低位的量化器(通常是1位)，从而避免了LPCM型ADC在制造时所面临的困难，适合半导体制造技术的实现。另一方面，又因为它采用了极高的采样速率和 调制技术，可以获得极高的分辨率。由于它采用低位量化，不会像LPCM型ADC那样对输入信号的幅度变化过于敏感。与传统的LPCM型ADC相比， ADC是一种用高采样速率来换取高位量化，从而提高分辨率。
采样电路组成如图1所示，由RC滤波电路、 调制器、光电耦合器、FPGA(数字滤波器)等部分组成。

图1 整个系统的原理框图

采样电路前端输入差分模拟信号经过一阶的 滤波电路滤波后进入 调制器， 调制器将差分模拟信号转换成与时钟信号 同步的高低电平位流信号 。输出的时钟信号Mclk和位流信号Mout有两种处理方式，一种采用光耦隔离后直接进入FPGA，这种方法适合与模拟信号传输距离比较短的场合；另一种是将时钟信号Mclk和位流信号Mout转换成光信号，采用光纤传输给FPGA端，再将转换为电信号进入FPGA，这种方法可以远距离的传输模拟信号，使模拟信号不受干扰。FPGA接收到信号后，内部采用Sinc3滤波器对信号进行滤波，并将滤波结果转换成串行数据，采用异步串行通信的方式将采样值传送给DSP，或者将滤波结果转换成并行数据传输给DSP。
这里选用的Sigma-Delta ADC芯片来自德州仪器（Texas Instruments）公司制造的ADS1205，这款器件是一个2阶高性能的Sigma-Delta调制器，采用CMOS工艺，它拥有16位的分辨率和14位的线性度，内部晶振是20MHz，但是实际工作频率是在20MHz经过2分频之后得到的10MHz，它既可以差分输入，又可以单端输入。我们主要用其在电机控制系统中对信号进行采集，故只要单端输入即可。
此系统硬件大致可以分成两个部分，前半部分主要实现模拟信号的Sigma-Delta调制得到10MHz的0、1位流数字信号，这一部分主要采用ADS1205芯片进行Sigma-Delta调制；二阶Sigma-Delta调制出来的信号其实是一个占空比随模拟输入电压大小变化的1、0位流，其中1所占的比率正比于模拟输入电压的大小。不同一般的是，这个位流信号因过采样具有很高的速度，所以重点是在滤波器的时候如何把它降到合适的速度。后半部分主要实现数字滤波，此滤波器积分部分仍然工作在过采样频率下面，只是在梳状部分将系统频率经过32分频对采样值进行抽取，从而将输出结果降采样，最后将高速的一位的0、1流信号转换成较低速的14位数字信号供后续数字处理系统使用，因为此设计是基于FPGA的数字滤波，在硬件设计上选择了红色飓风Ⅱ——Xilinx RCⅡSP3S400，因为其具有数码管，可以方便地显示。在此开发板上，还用Verilog HDL语言编写了一些程序辅助验证硬件设计，并使用数码管作为显示。因其位数（只有4位）有限，在验证时只取前三位十进制有效数字输出显示，即取到小数点后面两位，另加1位符号位，其测试的实验现场和几个测试结果如图2所示。

图2 实验装置及数码管显示

为了检测测量方法的效果，在两电平的逆变器上测试输出电流，输出频率为5Hz，采样频率定为1kHz。测量实验波形如图2所示。具体测试方法是，首先将-5到+5V的任意波形信号送入Sigma-Delta ADC进行采样，然后Sigma-Delta ADC将数据送入FPGA进行抽样滤波；FPGA将滤波之后的结果使用SPI协议传送给TI公司的TMS320F28335 DSP，最后使用DAC7724U