Xilinx可编程逻辑器件设计与开发(基础篇)连载35:Spartan
9.4 ChipScope Pro分析仪
ChipScope Pro 分析工具(Analyzer tool)直接与ICON、ILA、IBA、VIO及IBERT核相连,用户可以实时地创建或修改触发条件。
注意:虽然ChipScope Pro分析工具能识别设计中的ATC2核,但是需要将JTAG接口与安捷伦逻辑分析仪相连,建立ATC2核与安捷伦逻辑分析仪的通信。
分析工具有两部分:分析工具服务器和客户端。
(1) 服务器是命令行服务程序,可以通过JTAG下载电缆连接目标器件的JTAG口。如果用户想通过JTAG下载线调试本地目标系统,不需要手动打开分析工具服务器,只有当用户需要和远程客户端相连时,才需要手动打开分析工具服务器
(2) 分析工具客户端是一个图形化的用户接口界面(GUI),它连接目标系统的JTAG链,与目标器件中的ChipScope内核通信。分析工具的客户端和服务器可以运行在一台机器上(local host模式)或者不同机器上(remote模式),remote模式在以下情况下非常有用。
调试一个远程系统。
和其他同事共享一个系统资源。
给远程客户演示问题或功能。
在大部分情况下,用户是通过分析工具客户端来对设计进行分析的,这里详细介绍客户端界面和功能。客户端界面如图9-38所示。
图9-38 【Chipscope Pro Analyzer tool】客户端接口
分析工具客户端由菜单栏、常用工具栏、项目浏览器、信号浏览器、主窗口以及信息显示窗口组成。
(1) 菜单栏。
【File】文件菜单:包含与工程相关的操作,如【New Project】新建项目、【Open Project】打开项目、【Save Project】保存项目、【Save Project As】项目另存、【Page Setup】页面建立、【Print】打印、【Import】导入、【Export】导出以及【Exit】退出等命令。其中比较重要的导入和导出功能,【Import】导入用于从设计文件中获取信号列表,【Export】导出用于提取捕获数据,以便后续观察和处理。
【View】视图菜单:包含了显示【Project Tree】项目浏览器和显示【Messages】信息显示窗口两个命令。
【JTAG Chain】边界扫描链路菜单:包含了下载电缆相关的命令,有【Serve Host SetTIng】主机服务设臵、【JTAG Chain Setup】JTAG链建立、【Xilinx parallel Cable】连接Xilinx并行下载线、【Xilinx parallel USB Cable】连接Xilinx并行USB下载线、【Close Cable】关闭电缆、【Get Cable InformaTIon】获取电缆信息以及【Auto Core Status Poll】打开自动核状态查询等。
【Device】器件菜单:包含了【JTAG Device Chain Setup】边界扫描链设臵、【Configure】配臵器件、【Show IDCODE】显示器件识别码和【Show USERCODE】显示用户码等命令。
【Windows】窗口菜单:包含了【New Unit Window】新建窗口单元、【Close】关闭、【Auto Layout】自动重排等相关命令。
【Help】帮助菜单:包含了版本信息以及所有核信息。
(2) 项目浏览器:项目浏览器在JTAG边界扫描链正确初始化后会列出扫描链上所有能识别的器件,显示核的数目,并为每个核创建一个文件夹,其中包含了触发条件设置和要观察信号的波形文件。在配置下载完成后,项目浏览器也会同时更新。
(3) 信号浏览器:信号浏览器用于添加和删除视图中的信号,当在项目浏览器中选中一个ChipScope核后,在信号浏览器中会显示出与此核相关的信号,可以对这些信号重命名或将信号组合成总线的形式。
命名信号和总线,双击或者单击右键后选择【Rename】,可以重新命名信号和总线名称。
从窗口中添加/移除信号。用【Clear All】→【Waveform】或者【Clear All】→【LisTIng】命令删除信号。用【Add ALL To View】命令添加信号。
合并/添加信号到总线。对于ILA核和IBA核,只有数据信号可以合并总线,对于VIO核,可以将各类信号分组。单击要分组的信号,选择【Add To Bus】→【New Bus】,将总线信号重新排序。利用【Reverse Bus Order】命令可以将LSB到MSB排列的总线顺序变成MSB到LSB排列。
(4) 主窗口:主窗口主要用于显示【Trigger Setup】、【Wavaform】、【LisTIng】以及【Bus Plot】等窗口。
(5) 信息显示窗口:信息显示窗口会列出分析仪所有的状态信息,便于用户查看。
使用Analyzer观察信号波形时,首先需要将设计和ChipScope Pro核共同生成的配置文件下载到FPGA芯片中。然后通过设定不同的触发条件捕获数据,将其存储在芯片的BRAM中,通过JTAG链回读到PC上观察波形。
一、 配置目标芯片
打开Analyzer,在常用工具栏上单击,初始化边界扫描链,成功完成扫描后,项目浏览器
- 可编程逻辑控制器(PLC)基本操作及功能简介(03-07)
- 基于可编程逻辑器件的数字电路设计(10-16)
- 基于CPLD的机载雷达控保系统设计与实现(10-29)
- 德州仪器可编程逻辑和自动化控制器(PLC/PAC)解决方案(11-03)
- 基于Xilinx(赛灵思) CPLD的看门狗电路设计(10-09)
- 莱迪思技术专家分享:基于FPGA的视频监控时代(02-21)