cordic算法verilog实现（复杂版）

                                      x5<=x4-{{4{y4[DATA_WIDTH-1]}},y4[DATA_WIDTH-1:4]}; 

                                      y5<=y4+{{4{x4[DATA_WIDTH-1]}},x4[DATA_WIDTH-1:4]}; 

                                      z5<=z4-8'h02;  //4deg 

                               end 

                        else 

                               begin 

                                      x5<=x4+{{4{y4[DATA_WIDTH-1]}},y4[DATA_WIDTH-1:4]}; 

                                      y5<=y4-{{4{x4[DATA_WIDTH-1]}},x4[DATA_WIDTH-1:4]}; 

                                      z5<=z4+8'h02; 

                               end 

end 

//level 6 

always@(posedge clk or negedge rst_n) 

begin 

        if(!rst_n) 

               begin 

                       x6<=8'b0000_0000; 

                       y6<=8'b0000_0000; 

                       z6<=8'b0000_0000; 

               end 

         else 

                if(ena) 

                       if(z5[7]==1'b0) 

                               begin 

                                      x6<=x5-{{5{y5[DATA_WIDTH-1]}},y5[DATA_WIDTH-1:5]}; 

                                      y6<=y5+{{5{x5[DATA_WIDTH-1]}},x5[DATA_WIDTH-1:5]}; 

        z6<=z5-8'h01;  //2deg 

                               end