cordic算法verilog实现（复杂版）

                       z4<=8'b0000_0000; 

               end 

         else 

                if(ena) 

                       if(z3[7]==1'b0) 

                               begin 

                                      x4<=x3-{{3{y3[DATA_WIDTH-1]}},y3[DATA_WIDTH-1:3]}; 

                                      y4<=y3+{{3{x3[DATA_WIDTH-1]}},x3[DATA_WIDTH-1:3]}; 

                                      z4<=z3-8'h04;  //7deg 

                               end 

                        else 

                               begin 

                                      x4<=x3+{{3{y3[DATA_WIDTH-1]}},y3[DATA_WIDTH-1:3]}; 

                                      y4<=y3-{{3{x3[DATA_WIDTH-1]}},x3[DATA_WIDTH-1:3]}; 

                                      z4<=z3+8'h04; 

                               end 

end 

//level 5 

always@(posedge clk or negedge rst_n) 

begin 

        if(!rst_n) 

               begin 

                       x5<=8'b0000_0000; 

                       y5<=8'b0000_0000; 

                       z5<=8'b0000_0000; 

               end 

         else 

                if(ena) 

                       if(z4[7]==1'b0) 

                               begin