使用教程分享连载:在Zynq AP SoC设计中高效使用HLS IP(二)
Step 6:打开 SDK去测试 ZYNQ 系统
1.在Vivado File菜单里选择Export > Export Hardware for SDK,并勾选Include Bitstream,然后在Vivado File菜单里选择Launch SDK。
2.在SDK File目录里选择New > Application Project,在project name里输入Zynq_RealFFT_Test,点击next,选择Hello World,点击finish。在这里给zc702板通电并且测试HelloWorld应用,确保板子所有连接正确,在FPGA器件上下载位流文件,并且可以看到zc702开发板上的文档。
3.选择Xilinx Tools > Program FPGA,此时注意到Done LED亮了,然后底部窗口点击SDK Terminal,选择Connection to Serial port,Port选择COM1,Baud Rate选择115200,点击OK
4.右击Zynq_Design_Test选择Run As > Launch on Hardware,然后在Terminal窗口验证Hello World是否被接受。
5由于project使用C math库,所以必须调整build settings,右键zynq_realfft_test选择C/C+ Build Settings,然后在Tool Settings窗口,选择ARM gcc linker> Libraries,点击Add,进入Value对话框并输入m,最后点击OK,退出Properties for the zynq_realfft_test对话框。
- 强化DPD演算效能 SoC FPGA提升蜂巢网络设备整合度(08-16)
- Vivado环境下如何在IP Integrator中正确使用HLS IP(02-07)
- C++中常用的复合数据类型在Vivado Hls中的应用方法(02-07)
- 使用教程分享:在Zynq AP SoC设计中高效使用HLS IP(一)(02-07)
- 使用Vivado HLS创建一个EDK PCore(02-09)
- FPGA专家教您如何在FPGA设计中使用HLS(02-10)