高速数字电路封装电源完整性分析

7 去耦电容的ESR对|S21|的影响

　　去耦电容ESL的影响

　　在Pkg结合PCB结构上，放置12颗去耦电容，同时改变去耦电容的ESL，模拟结果如图8所示。从图中我们发现，ESL越大，共振点振幅越大，且有往低频移动的趋势，对噪声的抑制能力越低。

　　图8 去耦电容的ESL对|S21|的影响

　　去耦电容数量的影响

　　由前面的结果知道，电容放在封装上效果更好，所以对电容数量的探讨，以在Pkg上为主。在前述Pkg+PCB的结构上，Pkg上电容的放置方式如图9，模拟结果如图10。

　　图9 封装上电容的放置位置

　　图10 电容数量对|S21|的影响

　　从测量结果可知，加4和8颗时，在0～200Mhz，能有效压低|S21|，但在400Mhz附近产生新的共振点，而把之后的共振点往高频移动。当加入 12～52颗后，同样压低低频|S21|，且把400Mhz附近的共振点大大消减，高频共振点向高频移动，且振幅大为缩减。

　　随着电容数量增加，对噪声的抑制更好，从4～8颗的300Mhz，提升到1.2Ghz（52颗），所以增加电容数量，有助于对提高电源的噪声抑制能力。

　　去耦电容容值的影响

　　在Pkg和PCB的组合结构上，放置不同容值的电容，模拟结果如图11。

　　对加入100nF和100pF做比较，0～300Mhz间，100n大电容有较好的抑制效果；500～800Mhz，100p小电容有较好的效果；而加 100n电容，会跟整个系统结构在400Mz产生共振；当使用100n+100p，200～600Mhz，比单纯使用100n和100p差，而更低频或更高频也没有单一容值好；当使用100n+1n+100p三种容值时，产生了更多共振点，在电子系统中要特别小心，如果电路产生的噪声刚好在共振频率点，则噪声被放大，对信号产生影响或辐射。

　　所以对电容容值的选择，应根据要抑制的频段来决定，频段决定后根据电容的共振点选择电容，越低的电容ESL和ESR越好。

　　图11 混合不同容值电容的模拟结果

　　板层厚度的影响

　　首先，固定PCB电源与地平面之间的距离为0.7mm，改变Pkg电源层厚度依次为1.6mm、0.8mm、0.4mm、0.15mm，结果如图12所示；当Pkg电源层厚度越来越高，第一个零点向低频移动；从前面结论知道，2Ghz前的噪声来自PCB，从结果来看PCB耦合上来的噪声也变大了，而 2Ghz以后主要受封装影响，可以看到|S21|也随厚度而变大，所以Pkg电源平面的厚度对S参数影响是很大的。

　　图12 不同Pkg电源层厚度对|S21|的影响

　　接着，我们固定Pkg厚度为0.15mm，分别改变PCB厚度为0.15mm、0.4mm、0.8mm、1.6mm，PCB厚度对S参数的影响结果如图13所示，可以看到PCB电源层厚度对整体趋势影响并不大，只有低频部分少有差异，厚度增加第一个零点小高频移动，高频部分只稍有差异。

　　图13 不同PCB电源层厚度对|S21|的影响

　　电容摆放距离的影响

　　我们知道去耦电容的位置距离噪声源越近越好，因为能减少电容到噪声源之间的电感值，让电容更快的吸收突波，降低噪声，达到稳定电压的作用。同样降低电源层厚度能减小电源平面寄生电感，也能起到相同作用。在模拟上我们改变电容在封装上和测试点之间的距离，分别为1.7cm和0.2cm，Pkg和PCB电源层厚度分两种情况，第一种Pkg 0.15mm和PCB 0.7mm，第二种情况，Pkg1.6mm和PCB 0.7mm，电容100nF、ESR 0.04ohm、ESL 0.63nH。

　　图14 电容与测试点的距离

　　图15 不同电容与测试点的距离|S21|模拟结果

　　由模拟结果得知，当因为封装结构或绕线问题，不能把电容放置在噪声源附近是，我们可以藉由减低Pkg电源层厚度，减少噪声的影响。

　　四、结论

　　最后，我们对高速数字电路如何中抑制噪声做一总结。首先，去耦电容的理想位置是放置在Pkg上；ESR增大虽能把极点铲平，但也会导致共振频率深度变浅，电容充放电时间增大，会失去降低电源平面阻抗的功能；电容ESL增大会加快共振点后阻抗上升速度，所以ESL越低越好；电容数量越多越好，电容墙可以提高隔离效果；电容容值的选择，需要根据噪声频段来选择，尽量不要多容值混用，虽然这样能增加噪声抑制的频宽，但也会增加共振点数量，如果噪声刚好落在共振点上，叠加的效果可能会更严重；PCB电源平面厚度对Pkg上的S参数几乎没有影响，但在低频，Pkg上板层厚度却会影响PCB耦合上来的噪声大小，Pkg板层越薄耦合上来的噪声越小；高频部分，主要受封装影响，Pkg板层越薄，|S21|值越小。