赛普拉斯技术专家支招：怎样为网络应用选择正确的同步SRAM存储器？

　　作者：赛普拉斯半导体存储器产品部门 资深主任应用工程师Jayasree Nayar

　　对于网络应用来说，选择合适的同步SRAM是至关重要的，因为网络应用需要增加带宽来达到更好的系统性能。系统设计人员需要明白不同种同步SRAM技术的特色和优势，从而可以为他们的应用选择正确的同步SRAM存储器。

　　选择合适同步SRAM的重要因素包括：密度，反应时间，速度，读写比率，以及功耗。了解了这些因素如何影响性能，可靠性和价格，设计人员就可以为他们的应用选择最佳的同步SRAM。

　　同步SRAM有如下分类：

　　图1：同步SRAM种类

　　Std.Sync: 标准同步

　　FT: Flow Through

　　PL:Pipelined

　　SCD: 单周期取消片选Single Cycle Deselect

　　DCD: 双周期取消片选Double Cycle Deselect

　　QDR: 四倍速Quad Data Rate

　　DDR: 双倍速Double Data Rate

　　标准同步SRAM

　　标准同步SRAM通常用于工业电子，仪器仪表，和军事应用。其经常用作数据缓存(临时存储)，可以通过其高速、单倍速(SDR)接口随机存取。标准同步 Burst SRAM对于受控读写操作来说是很理想的。客户可以选择Flow-through 或Pipelined结构，线性和交叉存取burst模式，也就是SCD和DCD。

　　Flow-through SRAM:Flow-through器件在输入端有一个寄存器。在时钟上升沿，捕获器件的地址和控制。在读操作时，允许请求的数据流入器件输出端，因此在第一个周期会读出数据。在写操作时。地址，控制和数据在同一个时钟上升沿捕获。

　　Pipelined SRAMs: Pipelined 和flow-through SRAM的区别是，pipelined器件在输入和输出端都有一个寄存器。在读操作时，数据可以流入pipeline器件输出寄存器。在下一个时钟周期，数据锁存在器件输出端。这和flow-through器件有所区别，这是因为从pipelinedSRAM 出来的数据会比flow-through的晚一个周期。然而，pipeline器件可以工作在比flow-through器件更高的频率，因为访问会有几个周期的中断。pipeline器件的写操作和flow-through器件相同。

　　Pipelined SRAM包括单周期取消片选(SCD)和双周期取消片选(DCD)两种类型。这决定了在器件取消片选以后需要多长时间使数据总线进入三态。三态定义为传输线设为高阻状态。

　　●单周期取消片选(SCD)：I/O总线在片选结束一个周期后进入三态。

　　●双周期取消片选(DCD)：I/O总线在片选结束两个周期后进入三态。

　　总体来说，pipelined SRAM可以比flow-through SRAM工作在更高的频率上。

　　在反应时间很重要的应用中，flow-through器件更合适，如果速度更重要，那么pipeline器件更合适。

　　如果系统的读/写比率为1:1，那么标准同步的Flow-through 和Pipelined SRAM就都不合适了，NoBL SRAM更合适。

　　NOBL/ZBT SRAM

　　无总线延时(NoBL- No Bus Latency) SRAM在网络和通信系统和测试设备中很常见。和标准同步Burst SRAM极为类似，NoBL SRAM也有flow-through 和pipelined SDR(单倍速)结构。在burst模式下，设计人员可以选择线性和交叉burst模式

　　NoBL Burst SRAM特别针对避免读写操作切换时总线浪费而设计的。这种器件还有另外一个名字-零总线转向 (ZBT- Zero Bus Turnaround)。NoBL结构避免了读写之间的等待周期，从而使I/O总线利用率可以接近100%。在某些系统中，可以显著提高带宽。标准同步 SRAM和 NoBL SRAM都有公用I/O结构。标准同步SRAM在高速缓存或者读写可控应用中很有效。NoBL SRAM更适用于读写经常切换的情况下，因为它可以避免读写切换时的延时。

　　QDR SRAM

　　下面我们介绍一下QDR系列器件。这个系列包括QDR和QDRII。

　　QDR由QDR组织开发。这个组织制定了数据手册，封装，QDR性能标准，因此设计人员可以从不同的供应商购买。

　　QDR是指四倍速(Quad Data Rate)，QDR组织定义了QDR SRAM产品，最初是为了网络和通讯市场设计的。QDR SRAM和NoBL SRAM类似，但结构上有很大增强，例如双倍速I/O,专门的读写端口可以避免总线争用。QDR还有 HSTL电平以及可编程输出阻抗设置。QDR有单独并独立的输入和输出，这就意味着用户可以同时进行读写操作。之所以叫四倍速是因为在任何周期，都可以两组数据读出两组数据读入QDR器件。

　　QDR SRAM用于网络应用，读写基本保持平衡，例如包缓存，静态列表，流量状态，日程安排。QDR SRAM最大的时钟频率是167MHz，1周期读延时，现有工业级标准165 BGA封装。

　　QDRII SRAM

QDRII SRAM 在操作上和QDR SRAM类似，但性能有所提升。QDRII SRAM包括两个源同步，自由运行回应时钟(CQ/CQ)，可以很容易捕获数据。QDRII SRAM还支