从Flash和SRAM中触发中断的过程示例
时间:08-28
来源:本站整理
点击:
*********************
LDR PC,=start
LDR PC,Undefined_Addr
LDR PC,SWI_Addr
LDR PC,Prefetch_Addr
LDR PC,Abort_Addr
DCD ;标识
LDR PC,IRQ_Addr
;*******************************************************************
FIQ ISR已经自己存放在了 0x1C,取代了放置在这里的LDR 指令
******************************************************************
;清 TIMER1 中断
MOV R8,#0x1
LDR R9,=T1_IR
STR R8,[R9]
后面的用户应当增加更多的代码在这里。
;返回到C main
SUBS PC,R14,#0x04
;*************************************************************************
Undefined_Addr DCD Undefined_Handler
SWI_Addr DCD SWI_Handler
Pregetch_Addr DCD Pregetch_Handler
Abort_Addr DCD Abort_Handler
IRQ_Addr DCD IRQ_Handler
- 提高智能电表精度新方法,内置高耐度nvSRAM(02-24)
- SRAM特点及工作原理(07-02)
- SRAM模块,SRAM模块结构原理是什么?(02-24)
- 非易失性SRAM DS1747(08-28)
- 基于SRAM的FPGA设计IP的解决方案(03-07)
- 基于Microsemi FPGA的TFT控制的四大解决方案(04-07)