微波EDA网,见证研发工程师的成长! 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌i幋锝嗩棄缁炬儳娼¢弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷01闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�16闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮eΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕;闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷闂傚倸鍊搁崐鎼佸磹閻戣姤鍊块柨鏇炲€哥粻鏍煕椤愶絾绀€缁炬儳鐏濋埞鎴︽偐鐎圭姴顥濈紓浣哄閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟�
首页 > 硬件设计 > 硬件工程师文库 > 超宽带PLL/VCO替代YIG调谐振荡器硅片

超宽带PLL/VCO替代YIG调谐振荡器硅片

时间:11-02 来源:电子发烧友网 点击:

个PLL上的3.3 V线路连接在一起。

  在RF输出级上,禁用辅助输出(引脚RFOUTB+和REFOUTB–)并将其端接以确保不会生成任何不必要的噪声。 输出RFOUTA–端接在50 ?负载中,其补充输出RFOUTA+馈入高隔离功率合成器 (Marki Microwave, PBR0006SMG)。 选择该合成器可确保在共用输出端提供组合信号,同时最大限度减少输出级之间的耦合。 为提高隔离性,一对合成器组合两个PLL的输出,另一个组合器则叠加前两个PLL的输出。

  最后,Laird的现成屏蔽体进一步隔离,以最大限度减少任何可能以电磁方式耦合VCO的杂散辐射。 采取所有这些步骤可确保隔离效果最佳。

  ADF4355不但包含高分辨率的24位调制器(其允许生成N分频值),还包含允许微调RF信号相位的电路。 相位值要有用,需具有重复性。 这就需要使用"相位再同步"功能。

  对于相位再同步的最佳描述是,这一功能可在频率更新后将小数分频器(带噪声成形功能的∑-?调制器)置于已知状态。 由于相位为相对测量值,再同步功能的定义为相位为P1的频率F1变为频率F2时以及从该频率变回频率F1时,该功能应当使相位再次变为首次测量时所得的P1。 使用该功能可调节相位以最大限度减少四个PLL之间的相位差,从而获得四个PLL的最大总功率,实现最大限度的相位噪声改善。 除这些步骤外,同样重要的是同时重置每个PLL的计数器,使用芯片使能(CE)引脚进行硬件掉电和上电即可轻松实现。

  过程和器件间差异意味着,我们无法假定每个PLL之间的相位差,遵照重置和再同步步骤时,将足够接近零以最大限度增大信噪比;因此需要外部校准电路。

  闂傚倸鍊搁崐椋庣矆娓氣偓楠炲鍨鹃幇浣圭稁缂傚倷鐒﹁摫闁告瑥绻橀弻鐔碱敍閿濆洣姹楅悷婊呭鐢帡鎮欐繝鍥ㄧ厪濠电倯鈧崑鎾绘煛鐎n偆澧垫慨濠呮閹瑰嫰濡搁妷锔惧綒闂備胶鎳撻崵鏍箯閿燂拷...

  图6. 集成四个相位对准ADF4355的 PLL/VCO以及ADCLK948时钟缓冲器、合成器(PBR-0006SMG)和校准电路

  图7 显示实际结果遵循理论,针对PLL/VCO的每次倍频具有所述的正确相位性能,相比单个PLL/VCO,四个PLL/VCO的组合相位噪声可改善6 dB。 当四个PLL/VCO相位组合时,一个ADF4355 PLL(1 MHz偏移时–134 dBc/Hz/)的性能可改善6 dB(1 MHz偏移时约–140 dBc/Hz/)。

  闂傚倸鍊搁崐椋庣矆娓氣偓楠炲鍨鹃幇浣圭稁缂傚倷鐒﹁摫闁告瑥绻橀弻鐔碱敍閿濆洣姹楅悷婊呭鐢帡鎮欐繝鍥ㄧ厪濠电倯鈧崑鎾绘煛鐎n偆澧垫慨濠呮閹瑰嫰濡搁妷锔惧綒闂備胶鎳撻崵鏍箯閿燂拷...

  图7. 输出相位噪声曲线图,显示单个ADF4355 PLL/VCO振荡器和四个组合的ADF4355PLL/VCO振荡器的相位噪声。

  校准步骤很简单: 打开单个PLL/VCO并将其相位定义为相位零。 依次打开其他PLL/VCO,更改其输出相位,直到PLL/VCO的组合输出功率达到最大,然后打开下一个VCO并再次调谐其相位,直到PLL/VCO的组合输出功率再次达到最大。 需注意的是,由于倍增了组合功率,因此在打开第二个PLL/VCO后,功率会发生最大变化;之后每个PLL/VCO的差异会减少。 实际上,这意味着并联的PLL/VCO数每次倍增时,信噪比都会增大。 也就是说,两个并联PLL/VCO可使信噪比增大3 dB,四个可使信噪比增大6 dB,八个可使信噪比增大9 dB。 当然,功率合成器的复杂性也会倍增,因此四个PLL/VCO为实际的上限,八个和16个PLL/VCO并联的效果会递减。

  需注意的是,最佳相位性能和最大输出功率一致,因此测得的功率足以确保最佳的相位噪声性能。 本例中的校准器为ADI ADL6010功率检波器,用于测量组合信号的输出幅度。 在此方法中,可(在每个频率)调节每个PLL的相位,当组合功率达到最大值时,相位调节恒定(如图6所示)。 针对其他每个PLL重复该过程,直到所有四个PLL都上电并得到调节,这样合成器输出端的信号即会达到最大值。

灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top