基于赛灵思(Xilinx) FPGA的DisplayPort设计与实现
写配置参数,并通过写入到宿端 DPCD 的"TRAINING_PATTERN_SET"字节启动链路调训,随即对调训模式的发送进行初始化;
3. Tx Link Policy Maker 根据来自 Rx Link Policy Maker 的反馈,通过调节电压摆幅以及在必要时调节比特率,来控制时钟恢复顺序。一旦内核完成时钟恢复,链路调训就进入通道均衡阶段。在该阶段,如果调用 Rx LinkPolicy Maker,即对预加重进行调节。此外,接收器还将在本阶段完成符号锁定与信道间的对准;
4. 一旦内核通过链路调训( 即系统完成位锁定与符号锁定),就会在 DPCD 中予以提示。Tx Link PolicyMaker 可向 Tx Stream Policy Maker 报告调训状况,以在进行流属性数据传输的同时实现同步流。
Policy Maker 的附加功能
除了参与链路调训外,Tx Link Policy Maker 还可利用来自接收器的IRQ HPD 信号监控宿端事件通知,并可检查 DPCD 的链路状态字段,了解中断的原因。如果Tx Link Policy Maker检测到链路失去锁定,就必须重新训练链路。如果接收器调用,其还可重新配置链路,增加或者减少主链路信道数。
此外,Link Policy Maker 还可决定多个 AUX 请求事物处理的顺序,因为每个事物处理结束于另一个事物处理开始之前。由于宿端的答复可以是 NACK或者 DEFER,Policy Maker 必须决定针对这两种情况的后续工作。AUX 事物处理仅限于 16 字节的数据,因此Policy Maker 必须将较大的事务处理分成多个不超过 16 字节的事物处理。
由于 DisplayPort 能够协商和优化链路设置,因而能够在不断变动的条件下实现最佳结果。Link 与 Stream Policy Maker是进行流程协调的控制功能,能够实现现代高速视频与音频的传输。采用 MicroBlaze 嵌入式系统的赛灵思Source Policy Maker Controller 系统参考设计经过精心设计,可帮助您充分发挥这些全新功能的所有优势,向市场推出功能丰富的显示产品。赛灵思DisplayPort LogiCORE 可提供高度灵活的源端与宿端解决方案,具有可下载到TED Spartan-6 消费类视频套件中的范例 EDID 及源代码。免费提供该 IP 的评估版本。
DisplayPort Xilinx 赛灵思 FPGA 相关文章:
- 视频接口HDMI需要担心DisplayPort或MHL阵营吗?(05-27)
- 基于DisplayPort的解决方案实现多屏显示(05-21)
- Xilinx Kintex UltraScale 一半尺寸的 PCI Express 平台 (HTG-K816)(06-15)
- Xilinx全新参考设计提供业界首个单芯片400G解决方案(02-12)
- Xilinx用于工业自动化的机器视觉解决方案(11-30)
- Xilinx多协议机器视觉摄像机参考设计(12-01)