一种改善DDS性能的倍频方法

　　近二十年来，随着数字集成电路和微电子技术的发展，出现了一种新的频率合成技术--直接数字合成（Direct Digital Synthesize）技术。DDS|0">DDS的出现导致了频率合成领域的第二次革命。DDS具有相对带宽很宽、频率捷变速率快、频率分辨率高、输出相位连续、可输出宽带的正交信号、可编程、全数字化和便于集成等优越性能。但是它的全数字结构造成了DDS的主要缺点：其一，根据取样定量，输出信号的最高频率将低于参考时钟的一半，故若要提高输出频率将受到器件（如DAC、ROM）的速度限制；其二，DDS输出信号中杂散寄生分量大，其中输出高频尤其，它无法达到 PLL频率合成的频谱纯度；其三，DDS的功耗与其时钟频率成正比，故在供电受到限制的场合且又要求有较高的频率输出，DDS就有局限性。如何克服限制 DDS广泛应用的主要缺点，是当前国际上DDS技术研究的主要课题。本文将利用倍频的方法扩展DDS的频率上限和改善DDS杂散电平。

1 DDS的基本原理及其杂散电平

　　DDS的理论依据是奈奎斯特抽样定理。根据该定理，对于一个周期正弦波连续信号，可以沿其相位轴方向，以等量的相位间隔对其进行相位/幅度 抽样，得到一个周期性的正弦信号的离散相位的幅度序列，并且对模拟幅度进行量化，量化后的幅值采用相应的二进制数据编码。这样就把一个周期的正弦波连续信号转换成为一系列离散的二进制数字量，然后通过一定的手段固化在只读存储器ROM中，每个存储单元的地址即是相位取样地址，存储单元的内容是已经量化了正弦波幅值。这样的一个只读存储器就构成了一个与2π周期内相位取样相对应的正弦函数表，因它存储的是一个周期的正弦波波形幅值，因此又称其为正弦波形存储器。对于一个连续的正弦波信号，其角频率ω可以用相位斜率Δφ/Δr表示。当角频率ω为一定值时，其相位斜率Δφ/Δt也是一个确定值。此时，正弦波形信号的相位与时间成线性关系，即φ=ω×Δt。根据这一基本关系，在一定频率的时钟信号作用下，通过一个线性的计数时序发生器所产生的取样地址对已得到的正弦波波形存储器进行扫描，进而周期性地读取波形存储器中的数据，其输出通过数模转换器及低通滤波器就可以合成一个完整的、具有一定频率的正弦波信号。

　　DDS的基本原理框图如图1所示。它主要由标准参考频率源、相位累加器、波形存储器、数模转换器、低通平滑滤波器构成。在时钟脉冲的控制下，频率控制字K由累加器得到相应的相码，相码寻址波形存储器进行相码-幅码变换输出不同的幅度编码，再经过数模变换器得到相应的阶梯波，最后经低通波器对阶梯波进行平滑，即得到由频率控制字K决定的连续变化的输出波形。其中，参考频率源一般是 一个高稳定的晶体振荡器，其输出信号用于DDS中各部件同步工作。因此，DDS输出的合成信号的频率稳定度与晶体振荡器是一样的。相位累加器是实现DDS的核心，如图2所示。它由一个N位字长的二进制加法器和一个由固定时钟脉冲取样的N位相位寄存器组成。相位寄存器的输出与加法器的一个输入端在内部相连，加法器的另一个输入端是外部输入的频率控制字K。这样，在每个时钟脉冲到达时，相位寄存器采样字K。这样，在每个时钟脉冲到达时，相位寄存器采样上个时钟周期内相位寄存器的值与频率控制字K之和，并作为相位累加器在这一时钟周期的输出。

当频率合成器正常工作时，在标准频率参考源的控制下（频率控制字K决定了相应的相位增量），相位累加器则不断地对该相位增量进行线性累加，当相位累加器积满量时就会产生一次溢出，从而完成一个周期性的动作，这个动作周期即是DDS合成信号的一个频率周期。于是，输出信号波形的频率及频率分辨率可以表示如下：

　　fout=Kfc/2 N (1)

　　fmin=fc/2 N (2)

　　式中：fout为输出信号频率;fmin为输出信号分辨率；K为频率控制字；N为相位累加器字长；fc为标准参考频率源工作频率。

　　由式（1）和（2）可知，DDS输出信号的频率主要取决于频率控制字K，相位累加器字长N决定DDS的频率分辨率。当K增大时，fout可以断地提高，由抽样定理，最高输出频率不得大于fc/2，但工作输出频率达40%fc左右时，输出波形的相位抖动就很大。根据实验所得，实际工作时输出频率小于fc/3较为合适。同时当N增大时，DDS输出频率的分辨率也越精细。

从理论上来讲，DDS输出信号的相位噪声对参考时钟信号的相位噪声有20lg(fc/fout)dB的改善。但是DDS的数字化处理也带来了不利因素，丰富的杂散随着主频率一起输出，使得降低杂散成为一个主要问