逻辑分析仪技术专题

本年度对中国工程师主要研发挑战的调查结果与去年类似，如封面图表所示。在具体设计过程中，EMI/EMC、低噪声设计、RF设计、信号处理、电源管理等仍是困扰最多工程师的最主要技术挑战；在项目层面的挑战方面，"测试平台降低手机制造的测试成本"成本制约"高居榜首，并且比例有所提高，"缺乏先进的测试和测量仪器"今年跃居第二，紧跟其后的"对相关标准不理解"与"缺乏最新器件的信息"比例相当(见表2)。本刊特别邀请一些具有深厚技术背景的业界资深专家，来分享他们对提高设计能力以及应对各种挑战的独到见解。这些专家分别来自测试设备厂商、领先半导体和相关技术供应商以及本地同处研发一线的系统厂商，可以说颇具权威性和代表性。

杜吉伟，安捷伦科技亚太区测试产品经理

我们可以看到RF设计的一个发展趋势就是越来越多的部分会通过数字电路来实现，这就需要精通数字和射频微波的综合型人才；另一方面，研发的手段也需要更新，包括仿真工具和测试验证手段，这往往要结合工程师的多年经验才能充分发挥其功效，因为任何一个细微的变化都可能引起设计质量的改变，比如对于设计验证，我们可能会使用探头连接方式来测试，任何探头都会对被测对象带来负载效应，若能得到探头及其连接附件的仿真模型(如SPICE model)，则可以仿真其负载效应。

对于低噪声电路设计的验证，我们要清楚测试设备本身的噪声是多大。无线通信设备的调制和解调部分可能完全用数字部分实现，手边的逻辑分析仪等工具是否支持星座图测试、EVM测试就变得很关键；而对于FPGA设计，能否验证其内部节点和外围电路之间的实时互动关系是很重要，选择适当的FPGA和测试设备支持insight调试变得相对重要。

高速电路设计的测试和验证很困难，许多芯片封装是BGA的形式，无法探测到一些关键信号，同时对于一些高速信号，标准上的定义往往是针对芯片管脚，而您能接触到的测试点往往是距管脚有一段距离，其间可能会有电容或一段传输线，如何能得到无法直接触及的点的波形非常关键；还有一种情况，在芯片管脚处测得的信号眼图是闭合的，但实际上，电路系统运行正常，这可能是因为在芯片内部会对信号进行专门的DSP处理，处理以后的眼图是完全张开的，只是由于这一部分完全用数学的方法实现，设计者无法直接探测而已，如何解决这类问题呢，工程师可以结合仿真软件和测量工具，将建模、仿真分析、实际量测融为一体，根据实际测量点得波形推断其它点的波形，或推断经过某种特殊数学处理之后的波形。

很多情况下，我们受到经费的限制，无法得到很高级的仪器，但这并不意味着无法提升研发水平，因此要充分发挥现有资源的优势。例如，若您从事宽带通信系统(如信号带宽超过80MHz)的研发，可能不必担心没有一台动态范围很高的仪器，因为宽带信号本身的动态范围可能就不高，也许一台矢量示波器就完全胜任这一测量任务。

安捷伦试图从两个角度来帮助工程师提高的研发水平。首先，我们最近大大加强了仿真软件对信号完整性和EMI/EMC分析的功能，更重要的是，该仿真软件可以和安捷伦的示波器、逻辑分析仪、频谱分析仪、射频信号源等测量工具合在一起使用，构成一个闭环的半实物仿真测试验证测试环境。其次，安捷伦力图让简单的仪器能够完成复杂的测量验证功能，比如其混合信号示波器只是在普通示波器的基础上集成了额外的16个逻辑通道，成本远比逻辑分析仪加上示波器的方案低许多。另外，使普通的示波器和逻辑分析仪可以支持矢量信号的解调或解码分析，这无疑可以节约大量的专用设备测试费用。

符晖，英飞凌科技西安有限公司汽车与工业电子及多元市场事业部高级经理

坦白地说，我很惊讶地看到EMI/EMC、低噪声以及RF设计成为中国设计者面临的最主要挑战。这也反映出中国的设计水平上了一个台阶，显示他们已经跨越逻辑设计阶段，正处于质量设计阶段。

以EMI/EMC设计为例，只有好的系统/印刷电路板EMC设计是不够的。为了在芯片级获得好的EMI/EMC性能，必须在芯片设计规划阶段就要予以考虑。诸如片上电源布线、总线电容、电源栅格电容以及外部耦合电容等都要仔细考虑。在芯片设计结束之前必须对EMC容差进行深入的计算和分析。

在我看来，最大的项目级挑战就是缺乏有经验的、熟知整个开发流程的项目管理者。当然每个项目都面临成本限制，由于中国的运营成本较低，我们应该能够实现较低的成本。然而，获得一个经验丰富的项目经理似乎比如何管理成本更难。

英飞凌正致力