汽车显示器架构中的外部和内部接口及其整合选型

　　现在有越来越多的图像处理器、定标器和甚至是中低档的FPGA都整合有FPD-Link物理层。整合主要优势在于可以在多条受限中速数据通道上分发大数据流，并可减低在复杂数字芯片内采用高频锁相环路(PLL)和时钟数据恢复(CDR)电路的设计风险。另一方面，在汽车外壳的布线上，四线道(八条缆线)差分互连所产生出来的缆线仍相对较厚和灵活性也较低。长度超过5米的缆线可能会因缆线的构造和规格而在数据和时钟通道间产生潜在的偏斜问题。在汽车的安装过程中，由于制造商倾向采用交流耦合连接以便为传送和接收端上的位移接地电位提供隔离，因此更合乎逻辑的方案是包含有嵌入式时钟方案的单线道转换方案。对于设有FPD-Link接口的图像源来说，美国国家半导体出品的DS99R421可以把四条非直流平衡式的LVDS 线道(三条 LVDS数据加一条LVDS时钟)连同三个过取样的低速控制位 (OS<2:0>现在有越来越多的图像处理器、定标器和甚至是中低档的FPGA都整合有FPD-Link物理层。整合主要优势在于可以在多条受限中速数据通道上分发大数据流，并可减低在复杂数字芯片内采用高频锁相环路(PLL)和时钟数据恢复(CDR)电路的设计风险。另一方面，在汽车外壳的布线上，四线道(八条缆线)差分互连所产生出来的缆线仍相对较厚和灵活性也较低。长度超过5米的缆线可能会因缆线的构造和规格而在数据和时钟通道间产生潜在的偏斜问题。在汽车的安装过程中，由于制造商倾向采用交流耦合连接以便为传送和接收端上的位移接地电位提供隔离，因此更合乎逻辑的方案是包含有嵌入式时钟方案的单线道转换方案。对于设有FPD-Link接口的图像源来说，美国国家半导体出品的DS99R421可以把四条非直流平衡式的LVDS 线道(三条 LVDS数据加一条LVDS时钟)连同三个过取样的低速控制位 (OS<2:0>)转换成单一条具有嵌入式时钟信息的LVDS直流平衡式串联数据流，如图2所示。这种串联化方案由于消除了在数据和时钟路径间的偏斜，故此简化了在单一个差分对上转换24位总线的工作。通过将互连缩窄，有助削减PCB的层数、缆线宽度，以及连接器的尺寸和引脚，从而节省系统成本。

　　此外，该器件还可在LVDS输入处整合一个100Ω的端接电阻器。除上述外，该器件还在LVDS输出上特设一个预加重信号条件功能，以便在使用有损耗缆线作较长程的连接时增强信号。用户可通过一个外部电阻器来控制该功能，并以最高每秒1032Mbit的数据吞吐量驱动长至10米的屏蔽双姣线。内部直流平衡编码可通过串联的电容器来支持交流耦合互连。DS99R421串联数据流的位映射可与DS90UR124单线道LVDS反串联器元件兼容，它当中包含有一个 "@ Speed BIST" (内置自测试)功能来验证链接的完整性。

　　RSDS优化内部面板TFT-LCD架构

汽车显示器系统供应商越来越专注于开发定时控制器的功能，以突显其产品的独特性。因此即使是处于TCON和行/列驱动器之间的内部显示总线也备受关注。美国国家半导体特别联同前列的LCD模块供应商一起开发出开放式的抑制摆幅差分信号标准。其目的是为LCD定时控制器和列驱动器元件间的接口订立一个共用的标准。这个接口在支援高数据吞吐量的同时，可减少互连的数量和功耗，以及能够减低电磁幅射来简化屏蔽的工作。

　　RSDS其实是工业LVDS信号标准(RS-644A)的一个衍生标准，其输出驱动电流被进一步削减至只有2mA。在一个典型100Ω端接电阻器内的差分信号波幅虽只有±200mV，但这已足够有余供短至中距离的系统内部连接使用。在信号转换期间因相对较小信号所造成的边沿速率摆幅可以被设计成中度斜坡，这样便可缔造出比采纳TTL信号更高的图素时钟频率。RSDS输出缓冲器提供1.3V的偏置电压作为共模电压以供差分信号使用。RSDS总线只需要传播RGB色彩位和一个并联时钟信号("RSCK")。RSDS采用一个2:1的多工方案，即在每一条数据通道上有个色彩位，而每一个位均同时会在时钟通道的上升和下降边期间被多工化("双倍数据速率")。接收列驱动器元件因此可无需一个整合高频PLL电路而能运作，这有助其整合入玻璃基板的上或内。与TTL总线概念比较，通过这串联化可以减少一半的总线线路。例如在一个具有6位色彩深度的TTL双总线("双及单图素")架构中，那里有36条数据线和两条时钟线(总共38条线)，而在一个等效的RSDS架构中，该处只需有一条总线，其中包含有9个数据差分对和一个差分时钟线对(总共20条线)。

　　具备整合式LVDS和RSDS接口的定时控制器

定时控制器是TFT LCD模块的大脑与核心元件。对于汽车远端显示器而言，输入信号在很多情况下都是由图像主控端的串联LVDS数据流提供的(例如汽车音响本体ECU)。LVDS接口在反串联器功能中发挥作用：它将RGB色彩位和控制信号(Hsync， Vsync and DE)映射回一个并联的数据格式。接着，TCON将那些数据朝向LCE面板的行和列驱动器进行布线和重新格式化。例如图3所示的FPD87532就是一个高集成度定时控制器的例子。图中的TCON将一个LVDS单图素输入接口与RSDS输出列驱动器接口结合在一起，并放置在平面显示器旁以便提供数据缓冲和控制信号的生成。具备LVDS的FPD-Link接收器设有四条数据通道和一条时钟通道以提供24位的色彩。此外，SSC(扩频时钟)功能可透过把轴射性峰值能量分布在一较宽阔的频带上来将电磁干扰减低。这功能采用一个外部的SSC信号源，它负责提供同步化的扩频给RSDS和控制信号输出。两线的串联EEPROM接口控制了LUT(搜寻列表)暂存器的初始化。假如没有EEPROM，LUT的数据便由内部的ROM所提供。至于